VHDL的时序电路描述ppt课件.ppt

《VHDL的时序电路描述ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、VHDL的时序描述基本时序逻辑电路描述触发器触发器的应用触发器:D型DQCPQ--************************LibraryIEEE;USEIEEE.STD_LOGIC_1164.ALL；--************************ENTITYTRIG_DISPORT(CP,D:INSTD_LOGIC;Q:OUTSTD_LOGIC;);ENDTRIG_D;CH6-1-1.VHD续ARCHITECTUREAOFTRIG_DISBEGINPROCESS(CP)--时钟触发BEGINIFCP’EVENTANDCP=‘1’T

2、HEN--边沿触发Q<=D;--功能实现ENDIF;ENDPROCESS;ENDA;程序说明：当CP处于上升沿时,输入至D的信号,将出现在输出脚Q。D与Q的时差是一个时钟脉冲周期差,所以它可以用来作时间延迟之用.考虑：其他触发器（JK、T）如何设计？触发器的应用延迟电路延迟电路的VHDL描述DQCPQDQCPQDQCPQACPQ1Q2Q3程序如下:(CH6_2-1.VHD)LibraryIEEE;USEIEEE.STD_LOGIC_1164.ALL；CH6_2_1的实体ENTITYCH6_2_1ISPORT(A,CP:INSTD_LOGIC;Q

3、1,Q2,Q3:OUTSTD_LOGIC);ENDCH6_2_1;CH6-2-1的结构体ARCHITECTUREAOFCH6_2_1ISSIGNALQN1,QN2,QN3:STD_LOGIC;BEGINPROCESS(CP)BEGINIFCP’EVENTANDCP=‘1’THENQN3<=QN2;QN2<=QN1;QN1<=A;ENDIF;ENDPROCESS;Q3<=QN3;Q2<=QN2;Q1<=QN1;ENDA;顺序可颠倒吗？电路时钟信号的VHDL描述1.clk’eventandclk=‘1’;--上升沿clk’eventandclk=‘

4、0’;--下降沿2.rising_edge(clk);--上升沿falling_edge(clk);--下降沿rising_edge()和falling_edge()为函数，在1164程序包中定义如下：FUNCTIONrising_edge(SIGNALs:std_ulogic)RETURNBOOLEAN;FUNCTIONfalling_edge(SIGNALs:std_ulogic)RETURNBOOLEAN;时序电路描述——时钟进程Process(时钟信号名称，[其他敏感信号])Beginif时钟信号描述语句then{语句；}--具体逻辑功

5、能描述endif;Endprocess;另一种描述方法：ProcessBeginwaitonclkuntil时钟信号描述语句{语句；}Endprocess;时序电路初始状态的设置时序电路总是从一个有效初始状态开始工作。初始状态由复位/置位信号设置。方式有两种：1.同步复位/置位方式2.异步复位/置位方式同步复位/置位方式Process(时钟信号名)--敏感信号仅CPBeginif时钟信号语句thenif复位/置位条件表达式then[复位/置位语句]；--初始状态设置else[其他执行语句]；--功能实现endif;endif;Endproces

6、s;判断复位/置位信号是否有效异步复位/置位方式Process(时钟信号名，复位/置位信号)Beginif复位/置位条件表达式then[复位/置位语句]；elsif时钟信号语句then[其他执行语句]；endif;endprocess;试设计一个带异步复位端的(3bit)的可逆计数器功能分析：1.异步复位：定义一外部输入(RESET)作复位端。(约定reset=0时将计数器清0)2.加1/减1计数：定义一外部输入(DIR)区分计数过程。(约定DIR=0时加1，=1时减1)3.三位计数器：定义3位输出(Q)生成计数状态。程序编写：异步初始状态设置

7、：先复位，再计数。LibraryIEEE;USEIEEE.STD_LOGIC_1164.ALLUSEIEEE.STD_LOGIC_UNSIGNED.ALL;--******************ENTITYCH6_2_3bISPORT(CP,DIR,reset:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(2DOWNTO0)--counter);Endch6_2_3b;源程序：Architectureaofch6_2_3bISSIGNALQN:STD_LOGIC_VECTOR(2DOWNTO0);BEGINprocess

8、(cp,reset)beginifreset=‘0’thenqn<=“000”;elsifcp’eventandcp=‘1’thenifdir=‘0’