欢迎来到天天文库
浏览记录
ID:48193001
大小:3.63 MB
页数:246页
时间:2020-01-15
《基本逻辑电路的VHDL描述 PPT课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、VHDL设计数字系统代码结构:库、实体和构造体数据类型运算操作符并发描述语句和并发代码顺序描述语句和顺序代码对象:信号、变量和常量简单电路设计实例分析VHDL代码结构VHDL代码结构VHDL代码的3个基本组成部分:库(LIBRARY)声明实体(ENTITY)构造体(ARCHITECTURE)库声明实体构造体基本VHDL代码VHDL代码结构库(LIBRARY)声明:列出了当前设计中需要用到的所有库文件,如ieee,std和work等。库是一些常用代码的集合,将电路设计中经常使用的一些代码存放到库中有利于设计的重用和
2、代码共享。库包集函数过程元件常量类型VHDL代码结构在VHDL设计中3个常用的库:1.ieee库:在ieee库包含了许多包集,有一个IEEE正式认可的标准包集std_logic_1164.all。2.std库:std库是VHDL设计环境的标准资源库,包括数据类型和输入输出文本等内容。3.work库:work库是当前工作库,当前设计的所有代码都存放在work库中,使用work库不需要进行任何声明。VHDL代码结构库的声明使用一个库之前,需要首先对库进行声明。库的声明方式:LIBRARYlibrary_name(库名
3、);USElibrary_name.package_name.package_parts;LIBRARY和USE是VHDL保留的关键字分号表示一个语句和声明的结束VHDL代码结构库的声明目前设计中常用以下3个包集:std_logic_1164(来自ieee库)standard(来自std库)work(来自work库)请对以上3个包集进行声明?LIBRARYlibrary_name(库名);USElibrary_name.package_name.package_parts;VHDL代码结构库的声明std_logi
4、c_1164(来自ieee库)LIBRARYieee;USEieee.std_logic_1164.all;standard(来自std库)LIBRARYstd;USEstd.standard.all;work(来自work库)LIBRARYwork;USEwork.work.all;std库和work库在程序中都是默认“可见”的,因此不需要对它们进行声明。VHDL代码结构实体实体(ENTITY)用来描述电路的所有输入输出引脚,其语法结构如下:ENTITYentity_nameISPORT(port_name:s
5、ignal_modesignal_type;port_name:signal_modesignal_type;…);ENDentity_name;VHDL代码结构ENTITYentity_nameISPORT(port_name:signal_modesignal_type;port_name:signal_modesignal_type;…);ENDentity_name;entity_name实体名称:不要与VHDL保留的关键字冲突port_name端口名称signal_mode端口信号模式:IN,OUT,I
6、NOUT或BUFFER。IN和OUT是单向引脚,INOUT是双向引脚,BUFFER是输出引脚,但输入信号只可以回读输出信号,即允许反馈signal_type信号类型:BIT,STD_LOGIC和INTEGER等电路INOUTINOUTBUFFERVHDL代码结构如图所示是一个基本的与非门,试对它的实体进行描述?ENTITYentity_nameISPORT(port_name:signal_modesignal_type;port_name:signal_modesignal_type;…);ENDentity_
7、name;ABFVHDL代码结构如图所示是一个基本的与非门,试对它的实体进行描述?ENTITYnandgateISPORT(a,b:INBIT;f:OUTBIT);ENDnandgate;abfVHDL代码结构【例2-1】与门的VHDL描述LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYAnd2_gateISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDAnd2_gate;ARCHITECTUREoneOFAnd2_gateISBEGIN
8、y<=aANDb;Endone;库与程序包实体结构体VHDL代码结构【例2-2】三输入门电路的实体描述。ENTITYand3_gateISPORT(a,b,c:INBIT;y:OUTBIT);ENDand3_gate;VHDL代码结构【例2-3】D触发器的实体描述。ENTITYdff_aISPORT(d:INSTD_LOGIC;clk:INSTD_LOGIC;q,nq:O
此文档下载收益归作者所有