本科数字电路实验FIR设计ppt课件.ppt

本科数字电路实验FIR设计ppt课件.ppt

ID:59250366

大小:920.50 KB

页数:32页

时间:2020-09-22

本科数字电路实验FIR设计ppt课件.ppt_第1页
本科数字电路实验FIR设计ppt课件.ppt_第2页
本科数字电路实验FIR设计ppt课件.ppt_第3页
本科数字电路实验FIR设计ppt课件.ppt_第4页
本科数字电路实验FIR设计ppt课件.ppt_第5页
资源描述:

《本科数字电路实验FIR设计ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、8阶FIR滤波器设计与实现陈俊林2009.04FIR滤波器结构(一)FIR滤波器结构(二)FIR滤波器结构(三)FIR滤波器结构(四)FIR滤波器结构-加法器见Dr.Hu课件行波进位加法器设计,超前进位加法器补充一些超前进位加法器4位CLA门级电路VS4位CRA门级电路(一)4位CLA门级电路VS4位CRA门级电路(二)输入到输出最长路径变短将输入到输出所有路径平均化16位加法器设计(一)超前进位+行波进位16位加法器设计(二)层级超前进位结构(更优)16位加法器设计(三)16位加法器设计(四)注意:表达式

2、的相似性Ci(0)<=c_in;carry_produce:forjin0to3generateCi(j+1)<=(Pi(j)andCi(j))orGi(j);endgenerate;c_out<=Ci(4);16位加法器设计(五)FIR滤波器系数(一)C0-0.015625-2-6C10.031252-5C20.1252-3C30.252-2C40.252-2C50.1252-3C60.031252-5C7-0.015625-2-6利用系数的特殊性实现乘法:将数据右移实现系数负,怎么办?FIR滤波器系数(

3、二)举例:一、求补码:data_inv<=notdata_in;data_2comp<=data_inv+1;二、右移:data_shift<=data_2comp(15)&data_2comp(15)&data_2comp(15downto2);三、左移:该怎么实现?FIR滤波器Matlab仿真(一)Matlab仿真平台FIR滤波器Matlab仿真(二)滤波前信号波形FIR滤波器Matlab仿真(三)滤波前信号频谱FIR滤波器Matlab仿真(四)滤波后信号波形FIR滤波器Matlab仿真(五)滤波后信号

4、频谱FIR滤波器Modelsim仿真输入叠加信号输出信号输入低频信号输入高频信号FIR滤波器—流程1、设计4位加法器:用超前进位加法器;2、使用4位加法器为模块设计16位加法器;3、设计submodule实现一次乘和两次加以及延时操作;4、将设计好的submodule0、submodule1、submodule2、submodule3级联起来; 5、测试设计的正确性,添加信号源:添加DDS(DirectDigitalSynthesis)HowToUseIPCore(一)HowToUseIPCore(二)Ho

5、wToUseIPCore(三)HowToUseIPCore(四)HowToUseIPCore(五)HowToUseIPCore(六)HowToUseIPCore(七)HowToUseIPCore(八)DDS使用举例(一)inst_dds_hf:dds_hfportmap(CLK=>clk,ACLR=>rst,COSINE=>dds_1_14b);dds_1_16b<=dds_1_14b(13)&dds_1_14b(13)&dds_1_14b(13downto0)inst_dds_lf:dds_lfportm

6、ap(CLK=>clk,ACLR=>rst,COSINE=>dds_2_14b);dds_2_16b<=dds_2_14b(13)&dds_2_14b(13)&dds_2_14b(13downto0);fir_in_16b<=dds_1_16b+dds_2_16b;

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。