处理器总线时序和系统总线ppt课件.ppt

《处理器总线时序和系统总线ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章处理器总线时序和系统总线5.18086的引脚信号5.28086处理器时序5.3系统总线5.18086的引脚信号8086为40脚双列直插式大规模集成电路。5.1.18086的两种组态CPU工作模式的选择是由硬件决定的，当CPU的管脚MN／MX*接高电平(十5V)时，构成最小组态；当MN／MX接低电平(地GND)时，构成最大组态。最小组态：构成小规模的应用系统;8086本身提供所有的系统总线信号。最大组态：构成较大规模的应用系统，例如可以接入数值协处理器8087。8086和总线控制器8288共同形成系统总线信号。

2、8288对8086的/S0,/S1,/S2进行译码，以产生对存储器和I/O设备的读写信号。2021/9/92最小组态系统2021/9/93最大组态系统2021/9/945.1.28086的引脚信号处理器的外部特性表现在它的引脚信号上40个引脚12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVC

3、CAD15A16/S3A17/S4A18/S5A19/S6BHE*/S7MN/MX*RD*HOLD(RQ*/GT0*)HLDA(RQ1*/GT1*)WR*(LOCK*)M/IO*(S2*)DT/R*(S1*)DEN*(S0*)ALEINTA*TEST*READYRESET80862021/9/958086的引脚信号(续)(注意8086与8088的M/IO信号相反)2021/9/96引脚信号信号的功能用英文单词或英文缩写表示引脚名称信号的流向处理器输出到外部，从外部输入到处理器内部有效方式低电平、高电平有效，上升沿、

4、下降沿有效高电平和低电平都有效三态能力高阻状态放弃对引脚的控制其他设备控制该引脚2021/9/97引脚信号的功能示意2021/9/981,地址/数据信号AD15～AD0（Address/Data）地址/数据分时复用引脚，共16个引脚单向输出地址总线，双向数据总线，三态输出A19/S6～A16/S3（Address/Status）地址/状态分时复用引脚，4个三态输出信号输出高4位地址、状态信号BHE*/S7（ByteHighEnable/Status）高字节允许/状态分时复用引脚，三态输出信号输出低有效表示传送高字节

5、数据，状态信号总线复用：同一引脚在不同时刻具有不同功能2021/9/992读写控制信号(*表示低电平有效)ALE（AddressLatchEnable）地址锁存允许，三态、输出、高电平有效有效时，表示复用引脚正在传送地址信号M/IO*（Memory/InputandOutput）访问存储器或者I/O，三态、输出、高低电平均有效高电平（M），表示处理器访问存储器低电平时（IO*），表示处理器访问I/O端口WR*（Write）写控制，三态、输出、低电平有效有效时，表示处理器正将数据写到存储单元或I/O端口RD*（Rea

6、d）读控制，三态、输出、低电平有效有效时，表示处理器正从存储单元或I/O端口读取数据2021/9/910基本总线操作存储器读（MemoryRead）处理器从存储器读取代码或读取操作数每条指令执行前都需从主存取指以存储单元为源操作数的指令在执行时存储器写（MemoryWrite）处理器向存储器写入操作数以存储单元为目的操作数的指令在执行时I/O读（Input/OutputRead）处理器从外设读取操作数只有执行输入指令IN时才有I/O写（Input/OutputWrite）处理器向外设写出操作数只有执行输出指令OUT

7、时才有2021/9/911读写控制信号的组合总线操作M/IO*WR*RD*存储器读MEMR*高电平高电平低电平存储器写MEMW*高电平低电平高电平I/O读IOR*低电平高电平低电平I/O写IOW*低电平低电平高电平2021/9/912同步操作引脚同步操作读写操作要保证存储器或外设与处理器速度一致否则，慢速的I/O或存储器发出一个信号,让快速的处理器等待READY就绪(准备好)输入信号，高电平有效表示可以进行数据读写利用该信号无效请求处理器等待数据处理器在进行读写前检测READY引脚2021/9/913其他控制信号处

8、理器必定具有地址总线数据总线基本读写控制信号还有中断请求和响应信号总线请求和响应信号时钟信号、复位信号电源Vcc地线GND2021/9/914中断请求和响应引脚INTR（InterruptRequest）可屏蔽中断请求，高电平有效的输入信号有效时，表示中断请求设备向处理器申请可屏蔽中断中断IF标志对该中断请求进行屏蔽主要用于实现外设数据交换的中断服务INTA