处理器总线时序和系统总线ppt课件.ppt

《处理器总线时序和系统总线ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章处理器总线时序和系统总线第5章：微处理器外部特性教学重点及教学要求最小组态下的基本引脚最小组态下的总线时序最小组态下的总线形成第5章：5.1处理器总线外部特性表现在其引脚信号上，学习时请特别关注以下几个方面：指引脚信号的定义、作用；通常采用英文单词或其缩写表示信号从芯片向外输出，还是从外部输入芯片，或者是双向的起作用的逻辑电平高、低电平有效上升、下降边沿有效输出正常的低电平、高电平外，还可以输出高阻的第三态⑶有效电平⑷三态能力⑵信号的流向⑴引脚的功能第5章：5.1.18088的两种组态当8088CPU与

2、存储器和外设构成一个计算机的硬件系统时，根据所连的存储器和外设的规模，8088可以有两种不同的组态。两种组态构成两种不同规模的应用系统最小组态模式构成小规模的应用系统8088本身提供所有的系统总线信号最大组态模式构成较大规模的应用系统，例如可以接入数值协处理器80878088和总线控制器8288共同形成系统总线信号两种组态利用MN/MX*引脚区别MN/MX*接高电平为最小组态模式MN/MX*接低电平为最大组态模式两种组态下的内部操作并没有区别IBMPC/XT采用最大组态本书以最小组态展开基本原理通常在信号名称

3、加上划线（如：MX）或星号（如：MX*）表示低电平有效第5章：8088的引脚图（P165.图5-3)12345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0*(HIGH)MN/MX*RD*HOLD(RQ)*/GT0*)HLDA(RQ1

4、*/GT1*)WR*(LOCK*)M/IO(S2*)DT/R*(S1*)DEN(S0)ALEINTATEST*READYRESET8088第5章：5.1.2最小组态的引脚信号分类学习这40个引脚（总线）信号数据和地址引脚读写控制引脚中断请求和响应引脚总线请求和响应引脚其它引脚第5章：1.数据和地址引脚AD7~AD0（Address/Data）(9~16)P165地址/数据分时复用引脚，双向、三态作为复用引脚，在总线周期的T1状态用来输出要访问的存储器或I/O端口的低8位地址A7~A0。T2~T3状态，对读周期

5、而言，处于浮空状态；对写周期，则是传输数据的低8位D7~D0。在CPU响应中断，以及系统总线保持响应时，都浮空处于高阻状态。第5章：1.数据和地址引脚（续1）A15~A8（Address）(39、2~8)P165中间8位地址引脚，输出、三态这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15~A8第5章：1.数据和地址引脚（续2）A19/S6~A16/S3（Address/Status）(35~38)P165地址/状态分时复用引脚，输出、三态在总线周期的T1状态输出高4位地址A19~A16由

6、于8086/8088对I/0端口的寻址仅用低16位地址线，故A19~A16作为地址总线使用时只能对存储器寻址其他时间输出状态信号S6~S3，作用为：S6：始终为低电平S5：输出，指明标志寄存器中中断允许标志I的当前状态S4、S3：编码，指明当前正在使用的段寄存器（P165.表5-4）第5章：2.读写控制引脚ALE（AddressLatchEnable）(25)P162地址锁存允许，输出、高电平有效，是微处理器提供给地址锁存器8282/8283的控制信号在总线周期的T1状态ALE引脚高电平有效，表示当前在地址/

7、数据复用总线上输出的是地址信息，即AD7~AD0和A19/S6~A16/S3正在传送地址信息，地址锁存器把ALE作为锁存信号，对地址进行锁存。由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来注意：ALE不能浮空第5章：2.读写控制引脚（续1）IO/M*（InputandOutput/Memory）(28)P162I/O或存储器访问，输出、三态该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15~A0提供16位I/O口地址该引脚输出低电平时，表示CPU将访问存

8、储器，这时地址总线A19~A0提供20位存储器地址DMA方式：浮空成高阻状态第5章：2.读写控制引脚（续2）WR*（Write）(29)P162写控制，输出、三态、低电平有效T2、T3、TW期间有效时，表示CPU正在写出数据给存储器或I/O端口RD*（Read）(32)P165读控制，输出、三态、低电平有效T2、T3、TW期间有效时，表示CPU正在从存储器或I/O端口读入数据DMA方式：浮空第5章：