第05章 处理器总线时序和系统总线(0)ppt课件.ppt

第05章 处理器总线时序和系统总线(0)ppt课件.ppt

ID:58716264

大小:1.03 MB

页数:89页

时间:2020-10-04

第05章 处理器总线时序和系统总线(0)ppt课件.ppt_第1页
第05章 处理器总线时序和系统总线(0)ppt课件.ppt_第2页
第05章 处理器总线时序和系统总线(0)ppt课件.ppt_第3页
第05章 处理器总线时序和系统总线(0)ppt课件.ppt_第4页
第05章 处理器总线时序和系统总线(0)ppt课件.ppt_第5页
资源描述:

《第05章 处理器总线时序和系统总线(0)ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章处理器总线时序和系统总线一、课前思考1、8086有哪两种组态,各有何异同?2、总线周期、时钟周期的含义?3、8086的引线(复用问题);4、8086操作和时序;5、系统各类总线的特点。二、学习目标1、了解8086的引脚功能;2、掌握8086操作时序;3、系统各类总线的特点。三、难重点1、8086的引脚功能;2、8086操作时序。四、主要知识点1、8086的引脚功能;2、T时钟、总线周期、时钟周期;3、8086操作时序;4、系统各类总线。5.18086的引脚功能5.1.18086的两种组态8086内部寄存器,为16位。1、8086有16位数据据线,与地址线A0-A15兼用;20位数据线

2、,寻址空间达到1MB.2、8088有8位数据线,与地址线A0-A7兼用;引脚28、34信号,功能与8086稍有不同。3、8086的总线概念时钟周期:CPU的基本时间单位。T状态:一个基本时钟周期又称T状态。基本总线周期:4个T状态T1状态:A19—A0上是地址信息,出现ALE信号后,将地址锁存到地址锁存器(8282)。T2状态:地址信息消失,A19-A16从地址信息变为状态信息S6-S3。T3状态:AD0~AD15上出现数据。TW状态:若存储器式外设的工作速度较慢,不能满足基本时序要求,使用一个产生READY的电路,以使在T3状态之后,插入一个等待周期TW。T4状态:结束一个总线周期。最小

3、组态:系统中只有8086一个微处理器,所有的总线控制信号均为8086产生,系统中的总线控制逻辑电路,减少到最少。最大组态:用于大型(中型)8086/8088系统中。系统总是包含有两个或多个微处理器,其中一个主处理器就是8086或8088,其它的处理器称协处理器,协助主处理器工作。协处理器:数值运算协处理器8087:由硬件实现高精度整数浮点段运算。输入输出协处理器8089:相当两个DMA通道的处理器。增加协处理器,不再占用8086时间,大大提高系统的运算速度效率。地址/数据线地址/数据线非屏蔽中断可屏蔽中断最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号

4、总线保持相应信号写信号存储器/IO控制信号M/IO=1,选中存储器M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送DT/R=0,接收数据允许信号地址允许信号中断相应信号测试信号:执行WAIT指令,CPU处于空转等待;TEST有效时,结束等待状态。准备好信号:表示内存或I/O设备准备好,可以进行数据传输。复位信号实物图5.1.28086引线1、MN/MX:最小/最大模式控制(输入,33脚)接+5V,最小模式;接地,最大模式。2、VCC(40脚):+5伏电源引出脚GND(1、20脚):接地引出脚。3.AD15-AD0(第2-16,39脚),双向,三态。地址/数据线:分时复用;T1

5、状态:AD15~AD0为地址信号;T2、T3、TW、T4状态:数据信号.4.A19/S6—A16/S3(输出,三态,35-38) 地址/状态信号T1状态:A19~A16为地址的高四位,T2、T3、TW、T4状态:为状态信号。S6=0,8086CPU连在总线上;S5:中断允许标志设置:S5=0,允许可屏蔽中断请求S5=1,禁止可屏蔽中断请求S4S300使用ES01使用SS10使用CS11使用DS5、BHE/S7(输出,三态,34)T1状态:D15—D8有效,T2、T3、TW、T4:为S7信号,在8086中无意义。BHE和A0区分数据格式:BHEA0操作数据引脚00从偶地址写一个字AD15~A

6、D010从偶地址读/写一个字节AD7~AD001从奇地址读/写一个字节AD15~AD80110从奇地址读/写一个字AD15~AD06、NMI:非屏蔽中断(输入,17脚)不受中断允许标志IF的影响,不能用软件进行屏蔽。7、INTR可屏蔽中断请求(输入,18脚)若IF=1,CPU将响应中断请求。8、RD读信号(输出,32脚)将对内存或I/O端口进行操作。9、CLK时钟(输入,19脚)要求频率为:8086-2:8MHZ10、TEST:测试信号(输入,第23脚)执行WAIT指令,CPU处于空转等待,当TEST有效时,结束等待状态。11、RESET:复位信号(输入,21脚)标志寄存器、IP、CS、E

7、S、SS、DS和指令队列清零,CS置为FFFFH。12、READY:准备好信号(输入,22脚)表示内存或I/O设备准备好,可以进行数据传输。CPU的启动状态(1)系统开机时,送一个脉冲到复位线。(2)按下RESET键,送一个脉冲到复位线CPU启动后:标志寄存器、IP、CS、ES、SS、DS和指令队列清零CS置为FFFFH。5.1.3最小组态(最小模式)当引脚33(MN/MX)接口VCC时,24-31引线的功能:1.INT

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。