第3章硬件描述语言VHDL基础ppt课件.ppt

《第3章硬件描述语言VHDL基础ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章硬件描述语言VHDL基础⒈硬件描述语言概述⒉VHDL语言程序结构⒊VHDL常用语句⒋VHDL语法基础3.1硬件描述语言概述VHDL硬件描述语言的英文全名是VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage，即超高速集成电路硬件描述语言，以下简称为VHDL语言。使用VHDL语言可以实现数字电子系统的行为级描述，RTL(寄存器传输级)描述以及结构级描述。目前在国内外应用的硬件描述语言有许多种，其中应用最广泛的有VHDL语言和Verilog-HDL语言。3.1硬件描述语言概述运用VHDL语言设计系统一般采用自顶向下

2、分层设计的方法，首先从系统级功能设计开始，对系统高层模块进行行为描述和功能仿真。系统的功能验证完成后，将抽象的高层设计自顶向下逐级细化，直到与所用可编程逻辑器件相对应的逻辑描述。3.2VHDL语言程序结构VHDL语言程序可由实体(Entity)说明、结构体(Architecture)、程序包(Package)、库(Library)、配置(Configuration)5个部分组成。其中库、实体说明、结构体是一个VHDL语言程序的基本组成部分。VHDL语言把这个设计单元作为一个设计实体处理，一个设计实体只能唯一地对应一个设定单元。一个设计实体由实体说明和结构体组成。一个实体说明可以

3、对应多个结构体。【例3-1】二选一MUX的VHDL描述。--2to1muxVHDLLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmuxISPORT(d0,d1,sel:INSTD_LOGIC;f:OUTSTD_LOGIC);ENDmux;ARCHITECTUREstructureOFmuxISSIGNALtemp:STD_LOGIC;BEGIN库说明实体说明端口说明结构体信号定义P0:PROCESS(d0,d1,sel)VARIABLEtempl,temp2,temp3:STD_LOGIC;BEGINtempl:=d0AND(NOTs

4、el);temp2:=d1ANDsel;temp3:=templORtemp2;temp<=temp3;f<=temp;ENDPROCESSP0;ENDstructure;进程变量定义3.2.1实体说明实体说明的书写格式如下所示：ENTITY<实体名>IS[GENERIC(类属说明);][PORT(端口说明);][实体语句部分;]END[ENTITY]<实体名>;其中“<>”中的部分是必选项，“[]”中的部分是可选项。3.2.1实体说明例如，4位加法器作为一个设计实体的实体说明如下：ENTITYadder_rippleISGENERIC(m:TIME:=5ns);PORT(a,

5、b:INSTD_LOGIC_VECTOR(3DOWNTO0);q:OUTSTD_LOGIC_VECTOR(3DOWNTO0);Cout:OUTSTD_LOGIC);ENDadder_ripple;3.2.1实体说明1.类属说明语句(GENERIC)类属说明语句必须放在端口说明语句之前，用以设定实体或元件的内部电路结构和规模，其书写格式如下：GENERIC(常数名：数据类型[:=设定值]；┇常数名：数据类型[:=设定值])；例如：GENERIC(m:TIME:=5ns);指定了结构体内m的值为5ns。3.2.1实体说明2.端口说明(PORT)端口对应于电路图中元件符号的外部引脚。

6、端口说明语句是对基本设计实体(单元)与外部接口的描述，也可以说是对外部引脚信号的名称、数据类型和输入输出方向的描述。端口说明语句的一般格式如下：PORT(端口名，[端口名]：[模式]数据类型名；┇端口名，[端口名]：[模式]数据类型名)；3.2.1实体说明注意：（1）端口名是赋给每个外部引脚的名称，通常用一个或几个英文字母，或者用英文字母加数字命名。各端口名在实体中必须是唯一的，不能重复。（2）模式用来说明信号的方向，详细的端口方向说明见下表。需要指出的是，BUFFER是INOUT的子集；做输入时，信号不是由外部驱动，而是从输出反馈得到。3.2.1实体说明（3）数据类型名则是端

7、口信号的取值类型，有：BIT：位类型，取值0、1，由STANDARD程序包定义；BIT_VECTOR：位向量类型，是BIT的组合；STD_LOGIC：工业标准的逻辑类型，取值0、1、X、Z等，由STD_LOGIC_1164程序包定义；INTEGER：整数类型，可用作循环指针或常数，通常不用作I/O信号；BOOLEAN：布尔类型，取值FALSE、TRUESTD_LOGIC_VECTOR：工业标准的逻辑向量类型，是STD_LOGIC的组合；3.2.2结构体结构体(Architecture)是对实