资源描述：
《Verilog-HDL常用时序电路设计指导课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、常用时序电路设计指导温国忠主要内容触发器设计移位寄存器设计计数器设计D触发器设计上升沿触发的D触发器异步复位上升沿触发的D触发器异步置位上升沿触发的D触发器异步复位和置位上升沿触发的D触发器同步复位上升沿触发的D触发器同步置位上升沿触发的D触发器带异步复位和时钟使然、上升沿触发的D触发器/******************************************上升沿触发的D触发器参考设计******************************************/moduledff_1（data,clk,q);inputdata,clk;output
2、q;regq;always@(posedgeclk)q<=data;endmodule/******************************************异步复位、上升沿触发的D触发器******************************************/moduledff_2（data,clk,reset,q);inputdata,clk,reset;outputq;regq;always@(posedgeclkornegedgereset)beginif(reset==1’b0)q<=1’b0;elseq<=data;endendmo
3、dule/******************************************异步置位、上升沿触发的D触发器******************************************/moduledff_3（data,clk,pset,q);inputdata,clk,pset;outputq;regq;always@(posedgeclkornegedgepset)beginif(pset==1’b0)q<=1’b1;elseq<=data;endendmodule/**************************************
4、****异步复位和置位、上升沿触发的D触发器******************************************/moduledff_3（data,clk,pset,reset，q);inputdata,clk,reset,pset;outputq;regq;always@(posedgeclkornegedgeresetornegedgepset)beginif(reset==1’b0)q<=1’b0;elseif(pset==1’b0)q<=1’b1;elseq<=data;endendmodule/*************************
5、*****************同步复位、上升沿触发的D触发器******************************************/moduledff_2（data,clk,reset,q);inputdata,clk,reset;outputq;regq;always@(posedgeclk)beginif(reset==1’b0)q<=1’b0;elseq<=data;endendmodule/******************************************同步置位、上升沿触发的D触发器*******************
6、***********************/moduledff_3（data,clk,pset,q);inputdata,clk,pset;outputq;regq;always@(posedgeclk)beginif(pset==1’b0)q<=1’b1;elseq<=data;endendmodule/******************************************异步复位和时钟使然、上升沿触发的D触发器******************************************/moduledff_3（data,clk,en,res
7、et，q);inputdata,clk,reset,en;outputq;regq;always@(posedgeclkornegedgereset)beginif(reset==1’b0)q<=1’b0;elseif(en==1’b1)q<=data;endendmoduleShiftRegister移位寄存器是一种在时钟脉冲的作用下，将寄存器中的数据按位移动的逻辑电路主要功能：串并转换串行输入串行输出串行输入并行输出并行输入串行输出串入串出移位寄存器基本串入串出移位寄存器原理图8位移位寄存器由8个D触发器串联构
