时序逻辑电路设计ppt课件.ppt

时序逻辑电路设计ppt课件.ppt

ID:58914605

大小:2.22 MB

页数:86页

时间:2020-09-29

时序逻辑电路设计ppt课件.ppt_第1页
时序逻辑电路设计ppt课件.ppt_第2页
时序逻辑电路设计ppt课件.ppt_第3页
时序逻辑电路设计ppt课件.ppt_第4页
时序逻辑电路设计ppt课件.ppt_第5页
资源描述:

《时序逻辑电路设计ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、§6.1时序逻辑电路的基本概念§6.2同步时序逻辑电路的分析方法§6.3同步时序逻辑电路的设计方法§6.4异步时序逻辑电路的分析方法§6.5若干典型的时序逻辑集成电路第六章时序逻辑电路§6.1时序逻辑电路的基本概念6.1.1时序逻辑电路的基本结构和特点6.1.2时序逻辑电路的分类6.1.3时序逻辑电路功能的描述方法6.1.1概述数字逻辑电路组合逻辑电路时序逻辑电路任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关任意时刻的输出不仅取决于该时刻的输入,还与电路原来的状态有关例:串行加法器,两

2、个多位数从低位到高位逐位相加进位结果保存到高一位加法时使用组合逻辑电路存储电路电路结构①包含存储电路和组合电路②存储器状态和输入变量共同决定输出任意时刻的输出不仅取决于该时刻的输入,还与电路原来的状态有关一般结构形式与功能描述方法输入信号状态信号输出信号驱动信号可以用三个方程组来描述:1、电路结构:有存储器件,有反馈回路2、电路功能:有记忆3、I/O关系:输出与当前输入有关,并与触发器状态有关,有强烈的时序概念时序电路特点4、功能描述:3组方程输出方程驱动方程状态方程5、时序电路的分类动作特点同步

3、时序电路异步时序电路所有触发器由统一时钟控制;复杂,可靠没有统一的时钟,简单输出信号特点MealyMoore计数器、寄存器、移位寄存器、读写存储器、脉冲分配器、分频器、序列信号检测器(发生器)等6、根据逻辑功能分类6.1.3时序电路逻辑功能的表示方法逻辑方程组(输出方程、驱动(激励)方程、状态方程、时钟方程(异步))状态表状态图时序图激励表(设计)这些表示方法在本质上是相同的,可以互相转换。§6.2同步时序逻辑电路的分析方法已知:由逻辑门和触发器组成的时序逻辑电路。目的:分析时序逻辑电路的功能步骤

4、:1、确定时序逻辑电路的类型2、分别写出输出方程(外部,可有可无),驱动方程(根据各个触发器输入信号的来源),状态方程(把驱动方程代入特征方程),时钟脉冲CP方程(异步)。3、根据上述推导出的方程式列状态表。4、画状态图和时序图。5、分析功能,并判断电路的自启动能力。同步(mooremealy)异步(moore)例1输出方程:驱动方程:1、类型:同步mealy型2、写方程式:T触发器的特性方程:将各触发器的驱动方程代入,即得电路的状态方程:3、根据状态方程写状态表根据状态表画状态图x/Y0/100

5、0111100/11/00/10/11/01/11/100010111001/110/111/100/111/000/001/110/1分析:00、01、10、11四种状态都是有效状态。当输入X=0时,在时钟脉冲CP的作用下,电路的4个状态按递增规律循环变化,即:00→01→10→11→00→…当X=1时,在时钟脉冲CP的作用下,电路的4个状态按递减规律循环变化,即:00→11→10→01→00→…可见,该电路既具有递增计数功能,又具有递减计数功能,是一个4进制同步可逆计数器。X为加/减控制信号。

6、4、时序图5、电路功能000111100/11/00/10/10/11/01/11/1所以该电路是一个可逆的4进制计数器。例2输出方程:驱动方程:2、写方程式:1、类型:同步moore型JK触发器的特性方程:将各触发器的驱动方程代入,即得电路的状态方程:000001010011100101110111001011101111000010100110000011003、根据输出方程和状态方程写状态表根据状态表画状态图/Y/0111000/0001/0011/0110/0100/1101010/0/1

7、有效状态(有效序列)无效状态该电路不具备自启动能力。自启动能力:当电路处于无效状态时,在时钟脉冲CP的作用下,能够回到有效状态的能力。6个有效状态分别是0~5这6个十进制数字的格雷码,并且在时钟脉冲CP的作用下,这6个状态是按递增规律变化的,即:000→001→011→111→110→100→000→…当对第6个脉冲计数时,计数器又重新从000开始计数,并产生输出Y=1。4、时序图5、电路功能000/0001/0011/0111/0110/0100/1功能:用格雷码表示的六进制同步递增计数器。脉冲

8、分配器:电路在时钟脉冲的作用下,按一定顺序轮流地输出脉冲信号。由于电路能在时钟脉冲作用下将脉冲信号按顺序分配到各个输出端,故称其为脉冲分配器。逻辑功能分析。从以上分析可以看出,该电路在CP脉冲作用下,把宽度为T的脉冲以三次分配给Q0、Q1和Q2各端,因此,该电路是一个脉冲分配器。由状态图和波形图可以看出,该电路每经过三个时钟周期循环一次,并且该电路具有自启动能力。例3异步时序电路,时钟方程:驱动方程:1、类型:异步moore型2、写方程式:D触发器的特性方程:将各触发器的驱动方程

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。