数字钟的设计实验报告.doc

《数字钟的设计实验报告.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、一、设计目的1.熟悉集成电路的引脚安排。2.掌握各芯片的逻辑功能。3.了解面包板结构及其接线方法。4.了解数字钟的组成及工作原理。5.熟悉数字钟的设计与制作。二、设计指标1.时间以24小时为一个周期。2.显示时、分、秒。3.为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。三、具体要求1.画出电路原理图。2.设计各个功能模块的电路图。3.选择合适的元器件，设计、选择合适的输入信号和输出方式，在确保电路正确的同时，输出信号和输入方式要便于电路的测试和故障排除，在线路板上接线验证、调试各个功能模块的电路。4.对整个电路的元器件和布线进行合理布局，进行整个数字时

2、钟电路的接线测试。一、设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。下图为数字钟的一般构成框图：（1）晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。（2）分频器电路分频器电路将32768Ｈz的高频方波信号经32768（2的15次方）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。（1）时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十

3、位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。（2）译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。（3）数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。1.数字钟的各个单元电路工作原理（1）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图所示电路通过ＣＭＯＳ非门构成的输出为方波的数字式晶体振荡电路，这个电路中，ＣＭＯＳ非

4、门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。有关手册中，可查得C1、C2均为30pF。当要求

5、频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00。（1）分频器电路图为CD4046内部框图通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。例如，将３２７６８Ｈz的振荡信号分频为１ＨZ的分频倍数为３２７６８（２的１５次方），即实现该分频功能的计数器相当于１５级２进制计数器。常用的２进制计数器有７４ＨＣ３９３等。本

6、实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。ＣＤ４０６０计数为１４级２进制计数器，可以将３２７６８ＨZ的信号分频为２ＨZ，其内部框图如图3-3所示，从图中可以看出，ＣＤ４０６０的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。（1）时间计数单元图为74HC390(1/2)内部逻辑框图时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为１２进制计数器计数器，其输出为两位８４２１ＢＣＤ码形式；分计数和秒计数单元为６０进制计数器，其输出也为８４２１Ｂ

7、ＣＤ码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量，可选７４ＨＣ３９０，其内部逻辑框图如上图所示。该器件为双２—５－１０异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图3-5所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。图为1