资源描述：
《数字钟的设计实验报告new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、数字钟的设计实验报告通信11301区欣杰实验目的1)学习掌握数字钟的设计方法2)学习较复杂的数字系统设计方法3)了解数字钟的组成及工作原理二、设计指标1)时间以24小时为一个周期2)显示时、分、秒3)有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时实验原理时标信号的频率由振荡器产生，由于及时最小单位是0.1s，所以时标信号经分频器后输出频率为10Hz的秒脉冲clk。在无校准信号作用时，整个电路处于正常的计数状态。时，分，秒计数器采用同步计数方式，其时钟脉冲端均接由分频器输
2、出地时钟信号clk。en为计数使能端，高电平有效。秒计数的端en始终为高电平，所以每来一个秒脉冲clk，秒计数器计一个数，当秒计数器到六十时，其进位输出端co输出高电平产生进位，使分计数器的使能端en有效，每来一个分脉冲clk，分计数器计一个数，这就意味着满60s进1min;当秒计数器和分计数器到60，其相应的秒计数器的进位co和分计数器的进位co同时输出高电平使小时计数器的使能端en有效时，每来一个计数脉冲，小时计数器计一个数。实验内容实现数字钟的一些基本功能。能进行正常的时、分、秒计时功能，当计时达到59分52秒时开始报时，在59分
3、52秒，59分54秒，59分56秒，59分58秒时鸣叫，鸣叫声频为500Hz，在到达59分60秒时为最后一声整点报时，频率为1KHz。总体设计框图如图包含control、sec、main、hour、sst五大模块。其中sec和main模块均为六十进制计数器，计时输出分别为妙和分的数值；hour模块为二十四进制计数器，计时输出为小时的数值。设计总图：（1）端口说明s【5··0】信号对应6个控制键，分别对应秒个位，秒十位，分个位，分十位，小时个位，小时十位。rst信号为复位信号，在系统初始化时使用，clk为系统时钟，clr信号为清零信号。s
4、ound信号连接扬声器，产生鸣叫。sec1【3··0】表示秒十位sec0【3··0】表示秒个位min1【3··0】表示分十位min0【3··0】表示分个位hour1【3··0】表示小时十位hour0【3··0】表示小时个位。（2）control控制模块：实现修改时间功能，其子模块con1功能为采集修改数值。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYcontrolISPORT(s:INSTD_LOGIC_VECTOR(5DOWNT
5、O0);rst0,clk:INSTD_LOGIC;min1,min0:OUTSTD_LOGIC_VECTOR(3DOWNTO0);sec1,sec0:OUTSTD_LOGIC_VECTOR(3DOWNTO0);hour1,hour0:OUTSTD_LOGIC_VECTOR(3DOWNTO0));END;ARCHITECTUREoneOFcontrolISSIGNALmin11,min00,sec11,sec00,hour11,hour00:STD_LOGIC_VECTOR(3DOWNTO0);COMPONENTcon1ISPORT(s,
6、rst:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDCOMPONENTcon1;BEGINu0:con1PORTMAP(s=>s(0),rst=>rst0,q=>sec00);u1:con1PORTMAP(s=>s(1),rst=>rst0,q=>sec11);u2:con1PORTMAP(s=>s(2),rst=>rst0,q=>min00);u3:con1PORTMAP(s=>s(3),rst=>rst0,q=>min11);u4:con1PORTMAP(s=>s(4),rst=>
7、rst0,q=>hour00);u5:con1PORTMAP(s=>s(5),rst=>rst0,q=>hour11);PROCESS(clk)BEGINIFclk'EVENTANDclk='1'THENsec1<=sec11;sec0<=sec00;min1<=min11;min0<=min00;hour1<=hour11;hour0<=hour00;ENDIF;ENDPROCESS;END;（3）con1实现对按键数的统计，按键一次1，如果大于9时，自动回零。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.AL
8、L;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYcon1ISPORT(s,rst:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));EN
