数字集成电路设计ppt课件.ppt

《数字集成电路设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、5.4.1.计算电容值非线性导致计算复杂—假设所有的电容一起集总成一个单个的电容CL，位于Vout和GND之间P141-Fig5.13Vin理想电压源驱动，连至输出节点的电容CL栅漏电容Cgd12扩散电容Cdb1和Cdb2连线电容Cw扇出的栅电容Cg3和Cg4栅漏电容Cgd12在输出过渡的前半部，M1和M2不是断开就是处在饱和模式，Cgd12只包括M1和M2的覆盖电容，沟道电容不起作用(处于栅-体或栅-源之间)。集总电容模型要求用接地电容来代替浮空的栅漏电容，通过密勒效应实现：一个在其两端经历大小相同但相位相反的电压摆幅的

2、电容可以用一个两倍于该电容值的接地电容代替。P141-Fig5.14Cgd=2Cgd0W扩散电容Cdb1和Cdb2漏和体之间的电容来自反向偏置的pn结。这样的电容是高度非线性的，并且在很大程度上取决于所加的电压。可用一个线性电容来代替非线性电容，使这个线性电容在所关注的电压范围内的电荷变化与非线性电容相同。Ceq=KeqCj0（零偏结电容）结电容用一个线性电容来代替，电压和电流波形会有微小误差，但该简化对逻辑延时没有明显的影响。例5.3P20-Pic1.19连线电容由连线引起的电容取决于连线的长度和宽度，并且与扇出离开驱动

3、门的距离和扇出门的数目有关。扇出的栅电容Cg3和Cg4Cfan-out=Cgate(NMOS)+Cgate(PMOS)在两方面进行简化：它假设栅电容的所有部分都连在Vout和GND(VDD)之间，并忽略了栅漏电容上的密勒效应（对精度影响较小）。近似认为所连接门的沟道电容在我们所关注的时间内保持不变。（工作状态差异：Pic3.31）忽略电容的这一变化会使估计值产生大约10％的误差，但对一阶分析是可以接受的。本征电容：由扩散电容和覆盖电容组成外部负载电容：由导线和所连接的门组成例5.4CMOSInvertersPolysili

4、conInOutMetal1VDDGNDPMOSNMOS0.25mm=2l3l/2l9l/2l4×4λ23×1λ25+4+4+1+1=15λ(PD)5×9λ2=45λ2（AD）5+5+9=19λ(PD)42λ2+19λ2(AD)电容表达式值fF（H→L）值fF（L→H）Cgd12CGDOnWn0.230.23Cgd22CGDOpWp0.610.61Cdb1KeqnADnCj+KeqswnPDnCjsw0.660.90Cdb2KeqpADpCj+KeqswpPDpCjsw1.51.15Cg3CGDOnWn+CGSOnWn+C

5、OXWnLn0.760.76Cg4CGDOpWp+CGSOpWp+COXWpLp2.282.28Cw提取参数0.120.12CL6.166.053fF3.16fF2.89fF3.16fF本征电容=外部负载电容Cgd1+Cgd2+Cdb1+Cdb2=Cg3+Cg4+CwCMOS反相器延时分析:Approach1VDDVoutVin=VDDCLIavtpHL=CVswing/2Iav5.4.2传播延时：一阶分析CL和i是V的非线性函数对电容充放电电流积分CMOS反相器延时分析:Approach2VDDVoutVin=VDDRe

6、qCLtpHL=f(Req.CL)=0.69ReqCL例3.8MOS管平均导通电阻Req一阶线性RC电路tp=0.69CL(Reqn+Reqp)/2延时由一个电压阶跃激励时，电路的传播延时正比于这个电路的下拉电阻和负载电容形成的时间常数由低至高的传播延时这一分析假设等效的负载电容对于由高至低及由低至高的翻转近似相同相同的上升/下降延时可通过使（Reqn=Reqp）实现反相器总传播延时EXP5.5:0.25um反相器的传播延时?tpHLtpLHVinVoutCGDofInverterCLHL=6.1fFCLLH=6.0fFV

7、DD=2.5VReqn=13kΩReqp=31kΩ(W/L)n=1.5(W/L)p=4.5=39.9ps=31.7ps瞬态响应SPICE模拟结果模拟延时大于估计延时！！当VDD接近2VT时，tp将会迅速增加多数情况下，电路中上述条件下，延时基本与电源电压无关如何优化门延时联立式5.17和5.18，忽略沟长调制，可得tpHLCMOS反相器传播延时与电源电压关系减小CL：门本身的扩散电容，互联线电容和扇出电容（版图优化，尽量减小漏区面积）增加晶体管的W/L：增加晶体管尺寸也增加扩散电容，因而增加了CL。一旦本征电容开始超过由连

8、线和扇出构成的外部负载，增加门的尺寸就不能再对减少延时有帮助提高VDD：以能量损耗来换取性能，但电压超过一定程度后改善就会非常有限。氧化层击穿、热电子效应限制了电源电压减小门传播延时5.4.3.从设计角度考虑传播延时1.NMOS/PMOS宽度比为3~3.5可以获得对称的VTC和相同的传播延时，但并不意味