《数字集成电路设计》PPT课件

《《数字集成电路设计》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字集成电路设计FPGA结构与设计流程FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（LogicCellArray）这样一个新概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interc

2、onnect）三个部分。FPGA的基本特点主要有：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和I/O引脚。4）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进

3、行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FP

4、GA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。FPGA基本结构与原理采用查找表（Look-Up-Table)结构的PLD芯片我们也可以称之为FPGA：如Altera的ACEX，APEX系列，Xilinx的Spartan，Virtex系列等。查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16×1的RAM。实际逻辑电路LUT的实现方式a,b,c,d输入逻辑输出地址RAM中存储的内容00000

5、000000001000010....0…01111111111我们还是以这个电路的为例FPGA的设计流程一个完整的FPGA设计流程包括电路设计与输入、功能仿真、综合、综合后仿真、实现、布线后仿真和下板后调试等主要步骤，如图所示。EDA软件工具软件简介MAX-PLUSII是Altera的集成开发软件，使用广泛，支持VerilogHDL、VHDL和AHDL多种语言。QuartusII是Altera继MAX-PLUSII后的新一代开发工具，能够支持百万门级的设计，适合大规模FPGA的开发。QuartusII提供了更优化的综合和适配功能，改善了对第三方仿真和时域分

6、析工具的支持。软件包括SOPCBuilder，可自动添加、参数化和链接IP核，包括嵌入处理器、协处理器、外设和用户定义逻辑等。ISE是xilinx公司最新的FPGA集成开发软件，它提供给用户一个设计输入到综合、布局、仿真、下载的全套解决方案，并能很方便的同其他EDA工具接口。其中，原理图输入用的是第三方软件ECS，HDL综合可以使用Xilinx公司开发的XST、Synopsys的FPGAExpress和Synplicity的Synplicity/SynplicityPro，测试输入是图形化的HDLBencher，状态图输入用的是StatCAD，前、后仿真可以

7、使用ModelsimXE或ModelsimSE。ispLEVER是Lattice公司继ispDesignerEXPRET后的新一代集成工具，该软件同时集成了许多第三方工具，如Synplicity/SynplicityPro和LeonardoSpectrum，仿真软件Modelsim等。逻辑综合工具软件简介Synplicity/SynplicityPro是Spnlicity公司推出的HDL综合工具，使用广泛。SynplicityPro除了具有原理图生成器、延时分析器外，还带有一个FSMComplier（有限状态级编译器），能从HDL设计文本中提出存在的FSM设

8、计模块，并用状态图的方法显示出来，用表格的方式来说明