VHDL与数字集成电路设计ppt课件.ppt

VHDL与数字集成电路设计ppt课件.ppt

ID:59414042

大小:665.50 KB

页数:33页

时间:2020-09-19

VHDL与数字集成电路设计ppt课件.ppt_第1页
VHDL与数字集成电路设计ppt课件.ppt_第2页
VHDL与数字集成电路设计ppt课件.ppt_第3页
VHDL与数字集成电路设计ppt课件.ppt_第4页
VHDL与数字集成电路设计ppt课件.ppt_第5页
资源描述:

《VHDL与数字集成电路设计ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、2.1数字系统的基本运算单元2.2开关电路与CMOS结构2.3静态分析:最大集成设计2.4动态分析:延迟时间及缓冲处理第二章数字集成电路的基本单元VHDL与数字集成电路设计MOS器件的动态特性晶体管每个极都表现出对地电容2.4动态分析:延迟时间及缓冲处理输入电容由栅极电容构成;输出电容由漏、源极电容构成。CMOS器件的动态特性2.4动态分析:延迟时间及缓冲处理当状态发生变化,电容需要进行充放电,电流由导通支路提供,流过导通电阻2.4动态分析:延迟时间及缓冲处理电容充放电过程导致状态变化(信号传递)出现延迟;延迟时间与电容大小成正比,也与逻辑面积成正比

2、。逻辑单元的延迟时间2.4动态分析:延迟时间及缓冲处理逻辑单元的延迟时间2.4动态分析:延迟时间及缓冲处理tpHL=f(Ron.CL)=0.69RonCLVoutVoutRnRpVDDVDDVin5VDDVin50(a)Low-to-high(b)High-to-lowCLCL逻辑单元的延迟时间2.4动态分析:延迟时间及缓冲处理tp=0.69CL(Reqn+Reqp)/2?tpLHtpHL2.4动态分析:延迟时间及缓冲处理CLIfCLisgiven:Howmanystagesareneededtominimizethedelay?Howtosizet

3、heinverters?Mayneedsomeadditionalconstraints.InOut2.4动态分析:延迟时间及缓冲处理LoadDelayCintCLDelay=kRW(Cint+CL)=kRWCint+kRWCL=kRWCint(1+CL/Cint)=Delay(Internal)+Delay(Load)CN=CunitCP=2Cunit2WW2.4动态分析:延迟时间及缓冲处理Cint=gCginwithg1f=CL/Cgin-effectivefanoutR=Runit/W;Cint=WCunittp0=0.69RunitCuni

4、t2.4动态分析:延迟时间及缓冲处理CLInOut12Ntp=tp1+tp2+…+tpN2.4动态分析:延迟时间及缓冲处理DelayequationhasN-1unknowns,Cgin,2–Cgin,NMinimizethedelay,findN-1partialderivativesResult:Cgin,j+1/Cgin,j=Cgin,j/Cgin,j-1Sizeofeachstageisthegeometricmeanoftwoneighborseachstagehasthesameeffectivefanout(Cout/Cin)eachs

5、tagehasthesamedelay2.4动态分析:延迟时间及缓冲处理CL=8C1InOutC11ff2CL/C1hastobeevenlydistributedacrossN=3stages:2.4动态分析:反相器功耗2.4动态分析:反相器损耗Energy/transition=CL*Vdd2Power=Energy/transition*f=CL*Vdd2*fNeedtoreduceCL,Vdd,andftoreducepower.VinVoutCLVddNotafunctionoftransistorsizes!动态损耗2.4动态分析:反相器

6、损耗短路损耗2.4动态分析:反相器损耗短路损耗负载电容越小,短路电流反而越大!2.4动态分析:反相器损耗反向漏电损耗与非门2.4动态分析:延迟时间及缓冲处理AOutVDDGNDB2-inputNANDgate逻辑单元的并行设计2.4动态分析:延迟时间及缓冲处理DCBADCBACLC3C2C1DistributedRCmodel(Elmoredelay)tpHL=0.69Reqn(C1+2C2+3C3+4CL)Propagationdelaydeterioratesrapidlyasafunctionoffan-in–quadraticallyinth

7、eworstcase.逻辑单元的并行设计2.4动态分析:延迟时间及缓冲处理Transistorsizingaslongasfan-outcapacitancedominatesProgressivesizingInNCLC3C2C1In1In2In3M1M2M3MNDistributedRClineM1>M2>M3>…>MN(thefetclosesttotheoutputisthesmallest)Canreducedelaybymorethan20%;decreasinggainsastechnologyshrinks21逻辑单元的并行设计2.4

8、动态分析:延迟时间及缓冲处理TransistororderingC2C1In1In2In3M1M2M3CLC

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。