异步FIFO的设计分析.pdf

《异步FIFO的设计分析.pdf》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第37卷第3期电子器件V01．37No．3ChineseJournalofElectronDevices2014年6月Jun．2014DesignandAnalysisofAsynchr0n0usFIFOWANGKai，SUNFeng’(1．InternetofThingsEngineering，JiangnanUniversity，WuxiJiangsu214122，China；2．ChinaElectronicTechnologyGroupCorporation，No．58ResearchInstitute，WuxiJiangsu214035，C

2、hina)Abstract：BasedontheprincipleofFIFO，inturn，theasynchronousFIFO’Sread／writecontrollogicandempty／fulljudgmentlogicarediscussed．Throughbreakingthetraditionalmethods，anadditionalpotentialmethodisstructedrespectivelybyaddedingtheaddotionalbittotheread／writepointertomakeajudgeoft

3、heasynchronousFIFO’Sempty／fullstatefasterandmoreaccuratelyandaFIFOwithforwardingfunctioniSdesigned．ThetestresultsshowthattheforwardingfunctionofthisFIFOisnormal，andthespeedofreadingandwritingcanarriveat165MHz．Keywords：asynchronousFIFO；empty／fullstate；additionalbitEEACC：1265Bdoi

4、：10．3969／j．issn．1O05-9490．2014．03．012异步FIFO的设计分析王凯，孙锋(1．江南大学物联网工程学院，江苏无锡214122；2．中国电子科技集团公司58所，江苏无锡214035)摘要：基于FIFO的工作原理依次论述了异步FIFO的读写控制逻辑和空满状态判断逻辑，突破了传统的方法，采用分别为读、写指针增添一位附加位的方法来更快、更准确地判断异步FIFO的空、满状态，设计了一款具有转发功能的FIFO。测试结果表明：此款FIFO的转发功能正常，读写速率可达到165MHz。关键词：异步FIFO；空满状态；附加位中图分类号：T

5、N432文献标识码：A文章编号：1005—9490(2014)03—0431—04随着电子器件的飞速发展，在现代的集成电路芯片中，一个系统常常包含着几个时钟，由于时钟域双端口RAM的不同，使得数据间的传递受到了阻碍⋯。异步产生卜=寻二二模块IIFIFO(FirstInFirstOut)成为解决这类难题的有效元多级触多级触件。异步FIFO作为一个缓冲存储器，将数据在两发器同发器同空标志I率步装嚣步装置判断=个不同的时钟间进行交换，能够顺序存储连续的数I模块模块l据，之后按照先进先出的原则输出这些数据，因此在雷达，数据通信，图像处理及多媒体技术等方面有着

6、图1异步FIFO结构框图很广泛的应用J。异步FIFO的原理：整个系统分为读时钟域和写本文以存储容量1M的异步FIFO为例，对FIFO时钟域，可以同时对RAM存储器执行读写操作，读地的读、写过程进行了分析，并证明了其转发功能。址产生模块在读时钟的控制下产生读命令和读地址指针，写地址产生模块在写时钟控制下产生写命令和1异步FIFO的结构设计写地址指针J。读、写命令用以控制RAM的读、写操异步FIFO主要由双端口RAM存储器、写读地作。空、满标志模块的作用是将读地址指针和写地址址产生模块以及空满标志模块这几个部分构成。指针进行比较并检测，产生空、满标志。当

7、空状态有图1是异步FIFO的结构框图J。效时，将不能对RAM进行读操作，当满状态有效时，收稿日期：2013—07—08修改日期：2013—08—90