异步FIFO的设计与实现.docx

异步FIFO的设计与实现.docx

ID:54944661

大小:727.80 KB

页数:41页

时间:2020-04-24

异步FIFO的设计与实现.docx_第1页
异步FIFO的设计与实现.docx_第2页
异步FIFO的设计与实现.docx_第3页
异步FIFO的设计与实现.docx_第4页
异步FIFO的设计与实现.docx_第5页
资源描述:

《异步FIFO的设计与实现.docx》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、太原理工大学本科毕业设计摘要随着数字系统规模的不断增大,单时钟域设计会极大地限制数字系统性能,现代数字系统为了提升性能,常采用多时钟域的设计。跨时钟域的信号在传输时会遇到亚稳态现象,如何保持系统稳定地传输数据是多时钟域系统设计者重点关注的问题,在跨时钟域传递数据的系统中,常采用异步FIFO(FirstInFirstOut,先进先出队列)口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。常规的异步FIFO设计采用先同步读写指针后比较产生空/满标志和用先比较读写指针产生空/满标志,再同步到相应时钟域的方法,但由于常规异

2、步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在,工作频率低,面积大,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。本文提出了一种新型异步FIFO的设计方法,该方法省略“了满”信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留“空”信号产生模块,避免使用大量的同步寄存器,减少了面积空间。FPGA验证的结果表明,改进后的异步FIFO性能有了显著的提高。关键词:现场可编程门阵列(FPGA)亚稳态空/满标志产高速FIFOII太原理工大学本科毕业设计ABSTRACTWi

3、ththeincreasingofdigitalsystemsize,asingleclockdomaindesignwillgreatlylimitthedigitalsystemperformance.Toenhancetheperformanceofmoderndigitalsystems,multipleclockdomaindesignisconventionallyadopted.Whilebeingtransmitted,Cross-clockdomainsignalswillcomeacrossthephenom

4、enonofmetastability,henceitwillbeamajorconcernforthemulti-clockdomainsystemdesignerstoprobehowtomaintainthesystemstabilityandtohavedatatransmissionconductedsmoothly.Astothebussystemdatatransmissioninthesystemwherethetwodatainterfaceclocksdon’tmatch,oneofsuperandeffec

5、tivesolutionsistouseasynchronousFIFObuffermemory.HowTosolvethekeyanddifficultissuethatmetastabilityandhowtogenerateemptyandfullflagcorrectlyinasynchronousFIFOdesign.TraditionalFIFOdesignoftensynchronizeswrite/readaddressfirst,thencomparesthemtogenerateempty/fullsigna

6、lsorempty/fullflagfirstcomparethereadandwritepointer,andthensynchronizedtotheclockdomain,Thisdesigntakesontoomuchareaandcanonlyworkatalowfrequency,thiswillallowthesignalingpathwaysofthesetwomodulesdelaycausedbyconstraintsoftheoperatingfrequencyoftheentiremodule.Anewm

7、ethodofasynchronousFIFOisproposedtoovercometheseproblems,omitthe"full"signalgeneratormoduleandredundantmemorybitdepthtosimplifytheconventionalFIFOmodule,leavingonlythe"empty"signalgenerationmodule,avoidtheuseofalargenumberofsynchronizationregisters,reducingtheareaofs

8、pace.FPGAverificationresultsshowthattheasynchronousFIFOimprovedperformancehasbeensignificantlyimproved.Keywords:FieldProgrammableGa

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。