数字专用集成电路设计.ppt

数字专用集成电路设计.ppt

ID:55648819

大小:329.50 KB

页数:34页

时间:2020-05-22

数字专用集成电路设计.ppt_第1页
数字专用集成电路设计.ppt_第2页
数字专用集成电路设计.ppt_第3页
数字专用集成电路设计.ppt_第4页
数字专用集成电路设计.ppt_第5页
资源描述:

《数字专用集成电路设计.ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库

1、数字专用集成电路设计2陈禾内容:CMOS电路基础知识MOS管基本理论CMOS基本电路CMOS电路基础知识MOS器件是VLSI基础MOS器件有nMOS和pMOS两种类型,以及两种类型的结合-CMOS器件CMOS为目前VLSI的主流工艺MOS晶体管基本工作原理nMOS管:电子作为导电载流子pMOS管:空穴导电IdVtnVgs0-+Vtp-Vgs0-Id-Id-Vtp-Vgs0-VtnVgs0Id符增强型nMOS耗尽型nMOS增强型pMOS耗尽型pMOS号伏安特性Id:漏电流Vgs:栅电压MOS晶体管基本工作原理增强型nMOS三极管立体构造MOS晶体管基本工作原理图为MOS三极

2、管版图示意图,即芯片表面顶视图。在加工时P型硅上先加工多晶硅栅极,再加工扩散层的D和S,因此扩散层版图中,源、漏极连成一线。LWGDSMOS晶体管基本工作原理nMOS三极管剖面图MOS晶体管基本工作原理反型层的形成MOS晶体管基本工作原理反型层和n型硅都依靠自由电子导电,但自由电子产生的方法不同。n型硅是在制造过程中由扩散掺杂工艺产生反型层则由栅极电压感应产生故MOS管又称场效应晶体管MOS晶体管基本工作原理Vtn是MOS晶体管的一个极其重要的参数Vtn可在制造过程中加以控制Vtn取的太大,晶体管不易导通,要求很大的驱动电流才能导通Vtn取的太小,晶体管不易截止,抗干扰能

3、力变差通常Vtn0.2VDDMOS晶体管基本工作原理nMOS管不同Vds情况下的沟道特性Vgs≥Vtn,Vds=0;Vds≤Vgs-Vtn;Vds>Vgs-VtnMOS晶体管基本工作原理当VgsVtn,Vds≤Vgs-Vtn时为线性状态,Ids现随Vg的增加而增加,也随Vds的增加而增加。当Vgs>Vtn,Vds>Vgs-Vtn时为饱和状态,Ids只随Vg的增加而增加,但不随的Vds增加而明显增加。当然,Vds有一定限制,电压过高,晶体管将被击穿。MOS晶体管基本工作原理nMOS管V-I特性MOS晶体管基本工作原

4、理nMOS器件理想设计方程MOS晶体管基本工作原理阈值电压大小取决于:栅极材料栅极绝缘材料栅极绝缘层厚度沟道掺杂浓度源极与衬底之间电压环境温度:随温度升高而降低调节阈值电压大小方法:用离子诸如法改变沟道掺杂浓度采用不同栅极绝缘材料MOS晶体管基本工作原理在数字逻辑电路中,工作速度是一项很重要的指标。电子从源极运动到漏极所需时间:τ=L2/μnVd,也称MOS管的切换时间。μn为常数,在Vd一定时,τ与L2成正比。因此为提高电路的工作速度,沟道长度L做的越短越好,所以L通常是加工集成电路中最细的线条宽度。这取决于加工的精度。加工精度提高2倍,工作速度可提高4倍。这也是集成电

5、路要千方百计提高加工精度的一个重要原因。MOS晶体管基本工作原理还可从MOS管的过渡过程来分析其工作速度。通常数字电路输出端连到下一级电路的栅极,带的是栅极电容负载Cg。晶体管栅极与沟道形成一平板电容:Cg=(ε·WL)/Tox。MOS管的输出电阻为Rc,故过渡过程的时间常数为:RcCg=L2/μn(Vgs-Vd)与上页有类似的形式,进一步说明τ与L2成正比。迁移率μn2.5μp,因此在相同情况下,nMOS管比pMOS管工作时间快。CMOS基本电路MOS开关MOS开关不管是nMOS还是pMOS,其导通条件是:

6、VgsVt饱和条件是:

7、VgdVtnMOS开

8、关MOS开关在转换过程中,要对CL进行冲放电VinΦVgsCLVSSVoCMOS逻辑电平CMOS逻辑Ann-channeltransistorprovidesastrong'0',butaweak'1'.Ap-channeltransistorprovidesastrong'1',butaweak'0'.CMOStechnologyproducesstrong'0'logiclevelsaswellasstrong'1'logiclevels.CMOS基本电路CMOS反相器CMOS基本电路CMOS反相器传输特性曲线CMOS基本电路CMOS反相器传输特性曲线CMOS基本电路

9、在A区,输入为逻辑“0”,对应的输入电压为0≤Vin≤Vtn,n管截止,p管导通,并处在线性工作区。无电流流过反相器,VDD经p管输出。反相器输出完整的逻辑1电平。在E区,输入为逻辑1,对应的输入电压为Vin≥VDD-∣Vtp∣,n管导通,处于线性工作状态。p管截止,无电流流过反相器。反相器输出为完整的逻辑0电平。CMOS基本电路在B区,输入电压增加到刚好超过n管的阈值电压Vtn,其电压范围为Vtn≤Vin≤VDD/2。n管源漏之间有大的电压降,处于饱和状态。p管也导通,源漏间电压很小,处于线性工作状态。C区,CMOS反相器中

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。