专用集成电路Chapter4_IC数字版图设计方法课件.ppt

专用集成电路Chapter4_IC数字版图设计方法课件.ppt

ID:57075383

大小:9.75 MB

页数:72页

时间:2020-07-31

专用集成电路Chapter4_IC数字版图设计方法课件.ppt_第1页
专用集成电路Chapter4_IC数字版图设计方法课件.ppt_第2页
专用集成电路Chapter4_IC数字版图设计方法课件.ppt_第3页
专用集成电路Chapter4_IC数字版图设计方法课件.ppt_第4页
专用集成电路Chapter4_IC数字版图设计方法课件.ppt_第5页
资源描述:

《专用集成电路Chapter4_IC数字版图设计方法课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四讲集成电路版图设计4.1引言4.2版图设计技术规则4.3电参数简介4.4集成电路实现方法内容引言4.1.1集成电路材料制造集成电路所用的材料主要包括硅(Si)、锗(Ge)等半导体,以及砷化镓(GaAs)、铝镓砷(AlGaAs)、铟镓砷(InGaAs)等半导体的化合物,其中以硅最为常用。4.1.2设计类型简介按所制造器件结构的不同,可把工艺分为双极型和MOS型两种基本类型。由双极工艺制造的器件,它的导电机理是将电子和空穴这两种极性的载流子作为在有源区中运载电流的工具,这也是它被称为双极工艺的原因。MOS工艺又可分为单沟道MOS工艺和CMOS工艺。由NMOS和PMOS两种管子

2、组成的互补MOS电路,即CMOS电路。版图设计规则4.2.1.设计规则的作用集成电路的设计工程师可能并不十分了解各集成电路生产加工企业生产线的工艺水平,那么如何保证他所设计的集成电路的版图能够在生产线上加工出来并有一定的合格率呢?这就要靠设计规则。4.2.2.设计规则描述描述设计规则通常有两种方式:微米设计规则和λ设计规则。微米设计规则以微米为单位直接描述版图的最小允许尺寸;由C.Mead和L.Conway提出的λ设计规则则以λ为基准,最小允许尺寸均表示为λ的整数倍。λ近似等于将图形移到硅表面上可能出现的最大偏差。如限制最小线宽为2λ,窄了线条就可能断开。λ可以随着工艺的改进

3、而线性缩小,这就使设计变得更加灵活。CIF(CaltechIntermediateFormat)加州理工学院的中间格式码。GDSIIstreamformat(GraphicDatabaseSystem)GDSⅡ码是一种二进制码,它用0~255(通常是63)之间的数表示工艺图层。表2-1是典型的CMOS工艺各层表示方法。OASIS(OpenArtworkSystemInterchangeStandard)AsofOctober2004,manyEDAsoftwarevendorshavebeguntosupportthisnewformat,OASIS,whichmayrepl

4、aceGDSII.版图各图层表达格式表2-1典型CMOS工艺层图通常CIF码的第一个字母表示工艺类别,如C代表CMOS工艺,N代表NMOS工艺,S代表SOI工艺;第二个字母代表某一层。表2-2是MOSIS以λ为基准的可升级的CMOS工艺设计规则(SCMOS设计规则),λ取不同的值可适应MOSIS几条(0.35~2μm)不同的工艺线。表2-2SCMOS设计规则图2-14是SCMOS设计规则的图解。需要说明的是,表2-2的规则4中,将N+与P+反过来一样成立;另外还有钝化规则没有讲,这部分规则是用微米表示的,它不能随λ的变动而升级。规则5b是规则5的替代,规则5要求多晶硅对接触孔

5、要有1.5λ的覆盖,当这个要求不能满足时可用规则5b。同样,规则6b是规则6的替代。图2-14SCMOS设计规则图示电参数设计规则4.3.1电阻值的估算a.薄层电阻考虑最简单的情形,一块薄的矩形均匀导电材料(如图2-15所示)的电阻为(2-10)图2-15矩形薄层电阻式中:ρ——导电材料的电阻率;W——矩形薄层电阻宽度;L——矩形薄层电阻长度;t——矩形薄层电阻厚度。方块电阻(2-11)(2-12)则表2-3常用材料的方块电阻b.非矩形电阻的计算版图设计中往往会遇到许多非矩形形状的电阻,如果是标准图形(平行四边形、直角梯形、等腰梯形),也有相应的公式可计算它的相对电阻(见图2

6、-16)。图2-17所示形状的相对电阻可用表2-4进行估算。图2-16标准图形电阻值(虚线为电流的出入口)(a)长方形;(b)平行四边形;(c)直角梯形;(d)等腰梯形图2-17非标准图形电阻值估算(虚线为电流的出入口)表2-4非标准图形电阻估算取值表c.沟道电阻MOS管的伏安特性通常是非线性的,为了估算它的性能,用“沟道电阻”来近似它的行为,这有时是非常有效的。在线性区沟道电阻可表示为:(2-13)(2-14)式中:UGS——栅源电压;UT——阈值电压;C0——栅电容。4.3.2MOS电容集成电路器件结构中,将导电层以绝缘介质隔离就形成了电容。MOS集成电路中的寄生电容主要

7、包括MOS管的寄生电容以及由金属、多晶硅和扩散区连线形成的连线电容。寄生电容及与其相连的等效电阻的共同作用决定了MOS电路系统的动态响应(开关速度)。一个接有负载的MOS逻辑门输出端的总的负载电容包括下面几部分:(1)栅极电容:与该逻辑门输出端相连各管的输入电容。(2)扩散区电容:与该逻辑门输出端相连的漏区电容。(3)布线电容:该逻辑门输出端连到其它各门的连线形成的电容。因此,对电路设计人员来说,了解寄生电容的来源、特性及其变化规律是很有必要的。4.3.2.1.MOS电容特性MOS电容的特性与栅极上所加

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。