专用集成电路设计-2010(4).ppt

《专用集成电路设计-2010(4).ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、专用集成电路设计授课教师：张立文电子信息工程学院河南科技大学2009-10-14第四章数字集成电路设计基础4.1MOS开关及CMOS传输门4.2CMOS反相器9/1/202124.1MOS开关及CMOS传输门4.1.1单管MOS开关1.NMOS单管开关NMOS单管开关电路如图4-1(a)所示，图中CL为负载电容，UG为栅电压，设“1”表示UG=UDD，“0”表示UG=0(接地)。图4-1NMOS单管开关:(a)电路9/1/20213(1)、当UG=“0”(接地)时，NMOS管截止(开关断开)，输出Uo=0。(2)、当UG=“1”(UDD)时，NMOS管导通(开关合上)，此时视Ui的大小分

2、两种情况：①：UiUG-UTH，输入端沟道被夹断。若Uo初始值小于(UG-UTH)，则输出端沟道存在，NMOS管导通，沟道电流对CL充电，Uo上升。但随着Uo上升，沟道电流逐渐减小，当Uo升至(UG-UTH)时，输出端沟道也被夹断，导致NMOS管截止，从而使输出电压Uo维持在(UG-UTH)不变。若此时Ui=UG=UDD，则输

3、出电压Uo为：Uo=UG-UTH=Ui-UTH=UDD-UTH，此时传输信号存在阈值损失，非理想开关。图4-1NMOS单管开关：(a)电路；(b)等效开关；(c)传输特性9/1/20215PMOS单管开关电路如图4-2(a)所示，其衬底接UDD。(1)当UG=“１”(接UDD，高电平)时，PMOS管截止，开关断开，Uo=0。(2)当UG=“0”(接地，低电平)时，PMOS管导通，视Ui的大小不同，也分两种情况：①Ui=“1”(UDD)时，输入端沟道开启导通，电流给CL充电，Uo上升，输出端沟道也开启，开关整个接通，有Uo=Ui=“1”。2.PMOS单管开关图4-2PMOS单管开关：(a

4、)电路；(b)等效开关9/1/20216②Ui=“0”(低电平)时，输入端沟道被夹断，此时要维持沟道导通，则输出端沟道开启，输出电压Uo必须比UG高一个PMOS管的阈值电压

5、UTHP

6、。因此，当传输输入为0的信号时，输出同样存在所谓的“阈值损失”，如图4-2(b)所示，即Uo=

7、UTHP

8、(4-2)图4-2PMOS单管开关：(a)电路；(b)等效开关9/1/20217结论是：当开关控制电压(UG)使MOS管导通时，NMOS、PMOS传输信号均存在阈值损失，只不过NMOS发生在传输高电平时，而PMOS发生在传输低电平时。图4-3给出了阈值损失的波形示意图。图4-3阈值损失波形示意图9/1

9、/20218图4-4传输门电路及栅极控制电压波形1.CMOS传输门电路CMOS传输门电路如图4-4所示，NMOS管和PMOS管的源极、漏极接在一起，NMOS衬底接地，PMOS衬底接UDD(保证了沟道与衬底之间有反偏的PN结隔离)，二者的栅极控制电压反相，即UGP=。4.1.2CMOS传输门PMOSNMOS9/1/20219CMOS传输门的直流传输不存在阈值损失问题，其理由说明如下：(1)当UGN=“0”，UGP=“1”时，N管、P管均截止，Uo=0。(2)当UGN=“1”,UGP=“0”时，Ui由“0”升高到“1”的过程分为以下三个阶段(分析中，设“1”为UDD=5Ｖ，　“0”为接地(0V

10、），UTHN=

11、UTHP

12、=0.9V):2.CMOS传输门的直流传输特性9/1/202110①Ui较小，有：UGN-Ui>UTHNN管导通

13、UGP-Ui

14、<

15、UTHP

16、P管截止此时，N管接近理想开关，N管沟道电流向CL充电，使Uo=Ui。N管导通区②Ui升高，有：UGN-Ui>UTHNN管导通

17、UGP-Ui

18、>

19、UTHP

20、P管导通双管导通区此时，N管、P管共同向CL充电，仍使Uo=Ui。Ui由“0”升高到“1”的过程分为以下三个阶段：9/1/202111③Ui再升高，接近“1”时，有UGN-Ui

21、UGP-Ui

22、>

23、UTHP

24、P管导通P管导通区CMOS传输门直流传输特性

25、如下图4-59/1/2021123.CMOS传输门的设计1、为保证导电沟道与衬底的隔离(PN结反偏)，N管的衬底必须接地，P管的衬底必须接电源(UDD)。2、沟道电流ID与管子的宽长比(W/L)成正比，为使传输速度快，要求ID大些，沟道长度L取决于硅栅多晶硅条的宽度，视工艺而定。X′AZX传输门符号:9/1/2021131、传输门组成的2选1电路数据选择器xz0A1BX是时钟信号，A、B是输入，Z是输出。XABZ122、