数字逻辑实验报告.doc

《数字逻辑实验报告.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验四译码器与编码器的设计与仿真班级姓名学号指导老师一、实验目的熟悉QuartusⅡ仿真软件的基本操作，用逻辑图和VHDL语言设计实现3-8译码器和8-3编码器二、实验内容1．参照芯片74LS138的电路结构，用逻辑图和VHDL语言设计3-8译码器；2．参照芯片74LS148的电路结构，用逻辑图和VHDL语言设计8-3优先编码器。三、实验原理（1）74148：8-3优先编码器（8to3PriorityEncoder）l用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘

2、里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。l逻辑图l真值表INPUTOUTPUTEN0N1N2N3N4N5N6N7NA2A1A0EOGS1××××××××111110×××××××0000100××××××01001100×××××011010100××××0111011100×××01111100100××011111101100×0111111110100011111111111001111111

3、111101相当于a2、a1、a0输出0N、1N、2N、3N、4N、5N、6N、7N，从右往左数的第一个零右边的值相加值,gs为进位，当相加值大于等于8时，gs为1，enout为0，其余情况gs为0，enout为1.特殊地，当输入没有0全是1时，gs和enout都输出1.74138：3-8译码器（3to8Demultiplexer），也叫3-8解码器l用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。l逻辑框图：用逻辑符号（S

4、ymbol）来解释该电路输入与输出信号之间的逻辑关系，既省事又直观。如下图所示。解码信号输出端低电平有效代码输入端使能输入端逻辑功能表：用真值表来定量描述该电路的逻辑功能。这个表是设计3-8译码器的关键；74138的逻辑功能表如下：INPUTOUTPUTSelectEnableCBAG1￣GHA￣G2B￣Y￣7￣Y￣6￣￣Y￣5￣￣Y￣4￣Y￣3￣Y￣2￣Y￣1￣Y￣0××××××000001010011100101110111×110××10010010010010010010010011111

5、111111111111111111011111101111110111111011111101111110111111011111101111111注：使能端G1是高电平有效；使能端G2是低电平有效，G2=G2AANDG2B。四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是AlteraEPF10K20TI144_4的FPGA试验箱。五、实验步骤：（1）3_8编码器1、编写源代码。打开QuartusⅡ软件平台，

6、点击File中得NewProject新建工程，将工程名称建得跟文件夹名称一样为new8_3。在File中New建立一个VHDL文件。VHDL语言设计如下：libraryieee;useieee.std_logic_1164.all;entitynew8_3isport(enable:instd_logic;x0,x1,x2,x3,x4,x5,x6,x7:instd_logic;a0,a1,a2:outstd_logic;enout,gs:outstd_logic);endnew8_3;archit

7、ecturebhvofnew8_3isbeginprocess(enable,x0,x1,x2,x3,x4,x5,x6,x7)beginif(enable='1')thena2<='1';a1<='1';a0<='1';enout<='1';gs<='1';elseif(x7='1')thenif(x6='1')thenif(x5='1')thenif(x4='1')thenif(x3='1')thenif(x2='1')thenif(x1='1')thenif(x0='1')thena2<='1

8、';a1<='1';a0<='1';enout<='0';gs<='1';elsea2<='1';a1<='1';a0<='1';enout<='1';gs<='0';endif;elsea2<='1';a1<='1';a0<='0';enout<='1';gs<='0';endif;elsea2<='1';a1<='0';a0<='1';enout<='1';gs<='0';endif;elsea2<='1';a1<='0';a0<='0';enout<='1';gs<='0';