数字逻辑实验报告

《数字逻辑实验报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字逻辑与数字系统课程设计北京邮电大学课程设计报告课程设计名称数字逻辑与数字系统学院计算机指导教师班级班内序号学号学生姓名成绩0740706071147马钊0740714071155袁泉0740721071162杨晨笛0740729071170罗亚群课程设计内容教学目的：掌握ispLEVER软件的使用方法，掌握isp器件的使用方法，用VHDL进行较复杂逻辑电路的设计和调试，熟练掌握isp器件的下载方法。基本内容：1.简易电子琴2.简易频率计3.交通灯控制4.电子钟显示5.药片装瓶系统实验方法：先用VHDL进行软件编程，然后下载到ISP器件，进行硬件仿真实验。组员分工：详见各实验报告实验分工。

2、学生课程设计报告（附页）课程设计成绩评定遵照实践教学大纲并根据以下四方面综合评定成绩：1、课程设计目的任务明确，选题符合教学要求，份量及难易程度2、团队分工是否恰当与合理3、综合运用所学知识，提高分析问题、解决问题及实践动手能力的效果4、是否认真、独立完成属于自己的课程设计内容，课程设计报告是否思路清晰、文字通顺、书写规范评语:成绩:指导教师签名：年月日注：评语要体现每个学生的工作情况，可以加页。36数字逻辑与数字系统课程设计目录实验一：简易电子琴3实验二：简易频率计6实验三：交通灯控制器设计11实验四：电子钟设计17实验五：药片装瓶系统设计26附：数字逻辑与数字系统课程设计心得体会3436

3、数字逻辑与数字系统课程设计实验一：简易电子琴一、实验目的①掌握较复杂逻辑的设计和调试。②掌握用VHDL语言设计数字逻辑电路。③掌握ispLEVER软件的使用方法。④掌握ISP器件的使用。⑤用途:有电子琴的基本功能，可弹奏出简单的乐曲。二、实验所用器件和设备在系统可编程逻辑器件ISP1032一片示波器一台万用表或逻辑笔一只TEC-5实验系统，或TDS-2B数字电路实验系统一台三、实验原理用VHDL设计一个简易电子琴。有8个按键，每键代表一个音符,1、2、3、4、5、6、7、i各音符按一定的顺序排列，须符合电子琴的按键排列顺序。每个音符对应特定的频率的方波信号。方波信号由多模计数器产生。方波信号

4、占空比可改变音量大小。图1-1简易电子琴原理图四、设计方案输入的主频=50KHz，不同的键产生不同频率的输出，输出由多模计数器产生。多模计数器：M（模）=50000/f音符(C)1234567i频率(Hz)262294330349392440494523模1911701511431281141019736数字逻辑与数字系统课程设计多模计数器输出波形：二分频计数器：音符(C)1234567i模9584757163565047（改变音量使输出信号占空比为50%）五、代码实现LIBRARYieee;USEieee.std_logic_1164.all;USEieee.std_logic_unsig

5、ned.all;ENTITYpianoisport(clk:instd_logic;--时钟源为50kHzk:instd_logic_vector(7downto0);--从高位到低位对应1,2,3,4,5,6,7,idout:outstd_logic);--输出至喇叭endpiano;ARCHITECTUREartofpianoissignaltemp,m:integerrange0to127;--temp为计数值,m为计数器模值beginprocess(clk,k)--模m计数器variablea:std_logic;begincasekiswhen"10000000"=>m<=95;w

6、hen"01000000"=>m<=84;when"00100000"=>m<=75;when"00010000"=>m<=71;when"00001000"=>m<=63;when"00000100"=>m<=56;when"00000010"=>m<=50;when"00000001"=>m<=47;whenothers=>m<=0;endcase;36数字逻辑与数字系统课程设计if(clk'eventandclk='1')then--对50kHz原始信号进行m分频,再进行2分频if(temp=m)thentemp<=0;a:=nota;--“翻转”信号,实现信号占空比50%elsete

7、mp<=temp+1;endif;endif;dout<=a;endprocess;endARCHITECTURE;六、实验中出现的问题及解决方法由于学习VHDL编程已经过去一个学期，很多东西都已经不太清楚了。第一个实验比较基础也比较简单，所以过程中并没有遇到什么大问题，主要是一些小细节上的问题。比方说，首先是VHDL的语法已经不太熟练了，因此在复习VHDL硬件编程的基础上着重对语法进行了复习和记忆。例如ca