实验七 集成触发器的应用

实验七 集成触发器的应用

ID:5556052

大小:412.00 KB

页数:7页

时间:2017-12-18

实验七 集成触发器的应用_第1页
实验七 集成触发器的应用_第2页
实验七 集成触发器的应用_第3页
实验七 集成触发器的应用_第4页
实验七 集成触发器的应用_第5页
资源描述:

《实验七 集成触发器的应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、实验七集成触发器的应用实验基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能。2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。二、实验预习要求1.预习触发器的相关内容。2.熟悉触发器功能测试表格。三、实验原理触发器是一个具有记忆功能的二进制信息存储器件,是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态,即"0"和"1",在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。1.基本RS触发器图3、1为由二个与非门交叉藕合构成的基本RS触发器。基本RS触发器具有置"0"、置"1"和"保持"三种功能。通

2、常称为置"1"端,因为=0时触发器被置"1";为置"0"端,因为=0时触发器被置"0",当==1时状态保持。基本RS触发器也可以用二个"或非门"组成,此时为高电平触发器。图3、1基本RS触发器2、D触发器    D触发器的状态方程为:Qn+1=D。其状态的更新发生在CP脉冲的边沿,74LS74(CC4013),74LS175(CC4042)等均为上升沿触发,故又称之为上升沿触发器的边沿触发器,触发器的状态只取决于时针到来前D端的状态。D触发器应用很广,可用做数字信号的寄存,移位寄存,分频和波形发生器等,其逻辑符号如下:图3、2双D触发器图3

3、、3D触发器逻辑符号四、实验仪器设备1、仿真软件。2、74LS74(CC4013),74LS00(CC4011)。五、练习内容及方法1.测试基本RS触发器的逻辑功能    按图3、1连接电路,用两个与非门组成基本RS触发器,输入端、接逻辑开关的输出插口,输出端、接逻辑电平显示输入接口,按表3、1的要求测试,并记录;表3、1RS触发器的逻辑功能2.测试D触发器的逻辑功能。    (1)测试,的复位、置位功能。    在=0,=1作用期间,改变D与CP的状态,观察Q、Q状态。    在=1,=0作用期间,改变D与CP的状态,观察Q、Q状态。  

4、  自拟表格记录。    (2)测试D触发器的逻辑功能表3、2D触发器的逻辑功能    按表3、2进行测试,并观察触发器状态更新是否发生在CP脉冲的上升沿(即01),记录在表格中。(3)用D触发器构成分频器。    按图3、4连接电路,构成2分频和4分频器。图3、4用74LS74双D触发器构成分频器    在CP1端加入1KHz的连续方波,并用示波器观察CP,Q1,Q2各端的波形。再取一只74LS74组件,仿图3、4电路连成8分频和16分频器六、实验报告1.整理实验所测结果,总结RS触发器和D触发器的特点。2.画出分频器实验测得的波形图。七

5、、思考题在R-S触发器中,对触发器脉冲的宽度有何要求?J-K触发器一、实验目的1、掌握J-K触发器的逻辑功能。2、掌握集成J-K触发器逻辑功能的测试方法。3、掌握触发器之间的相互转换方法。二、实验预习要求1、复习J-K触发器的逻辑功能。2、掌握D触发器和J-K触发器的真值表及其转换的基本方法。三、实验原理1、J-K触发器74LS112双J-K触发器的逻辑符号和J-K触发器引脚功能分别如图6、1,图6、2所示。图6、1为J-K触发器的逻辑符号图6、2为74LS112双J-K触发器引脚功能。本实验中采用的74LS112为下降沿触发的边沿触发器。

6、其状态方程为:                    其中J和K为数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成"与"的关系。触发器的功能表如表6、1所示:表6、1触发器的功能表2、触发器的相互转换在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其他功能的触发器。例如将J-K触发器转换成D触发器、T触发器、Tˊ触发器。其转换电路如图6、3所示。(a)J-K转换成D(b)J-K转换成T(c)J-K转换成Tˊ图6、3J-K触发器转换成D、T、Tˊ触发器四、实验仪器设备1、仿真软件

7、;2、74LS112(或CC4027),74LS00(或CC4011),74LS74(或CC4013)。五、练习内容及方法1、测试JK触发器74LS112逻辑功能。(1)测试的复位、置位功能。   将J,K端接逻辑开关输出插口,CP端接单脉冲,Q、Q端接至逻辑电平显示插口。在=0, =1或=0,=1作用期间记录J、K及CP的状态,观察Q、Q状态并记录。(2)测试J-K触发器的逻辑功能;    按表6、1的要求改变JK、CP的状态,观察Q、Q状态变化,观察Q端的状态更新是否发生在CP脉冲的下降沿(即CP由10),并记录之。(3)将JK触发器转

8、换成D触发器。  按图6-3的(a)图连接电路,CP接单脉冲源,Q端接逻辑电平显示插口,验证逻辑功能,并自拟表格记录。(4)将J和K端相连,构成T触发器。  在CP端输入1Hz的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。