基于fpga的数字系统设计2007.ppt

《基于fpga的数字系统设计2007.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、现代数字系统设计技术——基于FPGA的数字系统设计郭万有2007.3全国大学生电子设计竞赛选拔培训7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有◆数字集成电路、数字系统、EDA◆SOC与SOPC◆IP核◆基于FPGA/CPLD的数字系统设计EDA技术与现代数字系统设计◆总结◆DSP的FPGA实现◆附：数字系统应用7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有第一节数字集成电路、数字系统、EDA7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万

2、有标准通用器件（SSI/MSI）微处理器(CPU)、单片机（MCU）等软件组态器件，外围器件(LSI,VLSI)等1.1数字集成电路门阵列（GateArray）标准单元(StandardCell)可编程逻辑器件(ProgrammableLogicDevice)PROMFPLAPALGALHDPLDFPGAASIC全定制(FullCustom)半定制(Semi-Custom)EPLDCPLD7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有◆可编程逻辑器件经历了从PROM、PLA、PAL、

3、GAL、EPLD到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面不断地改进和提高。目前,FPGA已开始采用90nm工艺，集成度可达上千万门，速度可达千兆级，内置硬核、存储器、DSP块、PLL等,支持多种软核,成为理想的SOC设计平台．1.2数字集成电路（续）7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有VS7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有低速数字系统信号速率：＜１MHz平台：MCU、SSI/MSI、LSI、VLSI中高

4、速数字系统信号速率：１0MHz级平台：DSP、Embedded、高端CPU、CPLD高速数字系统信号速率:１00MHz级平台：FPGA、ASIC现代数字系统平台：FPGA、ASIC，内嵌DSP、ARM等数字系统的设计对FPGA及EDA的依赖程度愈来愈高1.2数字系统7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有单片机系统7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有DSP及嵌入式系统7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有FPGA

5、系统7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有1.3EDA技术EDA(ElectronicDesignAutomation)，即电子设计自动化，是汇集计算机应用学、微电子学和电子系统科学最新成果的一系列电子系统设计软件。EDA经历了三个发展阶段：◆CAD(ComputerAidedDesign)阶段(60年代中~80年代初)◆CAE(ComputerAidedEngineering)阶段(80年代初~90年代)◆ESDA(ElectronicSystemDesignAutomat

6、ion)阶段(90年代初以来的高速发展的阶段)7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有数字系统EDA的主要特征◆高层综合(HLS)理论与方法取得进展，推动了行为级综合优化工具的完善与发展。◆采用硬件描述语言来描述设计：形成了VHDL和VerilogHDL两种标准硬件描述语言；采用C语言、MATLAB描述数字逻辑也已成为现实。◆采用平面规划(Floorplaning)技术,对逻辑综合和物理版图设计进行联合管理。◆可测性综合设计。开发了扫描输入、BLST（内建自测试）、边界扫描等可

7、测性设计(DFT)工具，并已集成到EDA系统中。7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有著名EDA公司7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有第二节基于可编程逻辑器件的数字系统设计7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有2.1可编程逻辑器件结构基本PLD结构输入电路与阵列或阵列输出电路输入输出输入项乘积项或项7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有PIACPLD结构图I/OControlB

8、lockLABLABLABLABLABLABLABLABLABLABLABLABLABLABLABLAB7/31/2021《基于FPGA的数字系统设计》西安电子科技大学郭万有...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCFPGA结构图...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB