基于Xilinx FPGA的数字系统设计初步

基于Xilinx FPGA的数字系统设计初步

ID:24591832

大小:1.76 MB

页数:4页

时间:2018-11-13

基于Xilinx FPGA的数字系统设计初步_第1页
基于Xilinx FPGA的数字系统设计初步_第2页
基于Xilinx FPGA的数字系统设计初步_第3页
基于Xilinx FPGA的数字系统设计初步_第4页
资源描述:

《基于Xilinx FPGA的数字系统设计初步》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、南京大学-依元素科技美国Xilinx官方授权培训ISEFPGA设计课程A基于XilinxFPGA的数字系统设计初步当今,随着电子和集成电路技术的高速发展,通信、图像处理等应用需要越来越强大的数字信号处理能力。FPGA正是在这样的环境下迅速成长起来的明星,由于其可作为并行处理引擎,以硬件实现的方式提升信号处理性能,使其成为目前高速运算领域不可替代的主角。本培训的培养目标是使学员迅速掌握XilinxFPGA开发工具ISE的使用方法,熟悉其开发流程,并能独立进行初步的FPGA系统设计。经过培训,学员可以掌握数字系统的一般设计方法和使用VerilogHDL语言进行开发,

2、并能够解决FPGA开发过程中的常见问题。培训特色1.培训为期3天,20人左右小班制。2.课程以实验为主,实验时间占一半以上。在有针对性、实用性的实验中,穿插理论课程加以总结,以提高学员的综合运用能力。3.开发实例的设计与实现让学员全程参与,经过学习,学员对FPGA系统的设计与实现两方面内容都能有较深的认识。4.除培训讲师,还配有一名教师参与实验辅导,帮助学员快速掌握实践方法。培训目标1.掌握XilinxFPGA开发工具ISE的使用方法;2.熟悉数字系统设计的一般流程;3.会运用VerilogHDL语言构建逻辑器件;4.掌握Xilinx软核PicoBlaze的用法

3、。培养对象课程适合于在企业、高校科研和教学中需要利用FPGA进行研发的工程师、教师等工程技术人员,也适合相关专业领域和具有相应需求的高校研究生和高年级本科生。参加学习的学员需要有数字逻辑电路的基础。教学平台硬件—Digilent公司(美国)的XilinxFPGA开发平台Atlys软件—XilinxISE13.2培训方式本培训以项目案例为导向进行实战式教学。培训分为理论部分和实践部分。理论部分由资深教师辅导答疑,实践部分结合案例培养设计能力和解决实际问题能力。师资团队讲师团队来自于全球领先的可编程逻辑解决方案提供商XILINX公司的授权培训讲师及南京大学专职教师组

4、成,具备娴熟的FPGA系统设计技术,并有丰富的FPGA系统科研项目经验和长期教学经验。南京大学-依元素科技美国Xilinx官方授权培训ISEFPGA设计课程A资质和证书培训结束,理论、实践双项考核成绩合格者,颁发Xilinx官方授权培训FPGA工程师证书。培训时间、地点和费用时间:2013年7月12-15日,其中12日全天为报到时间,13-15日为培训时间。地点:南京大学仙林校区基础实验楼丙区4楼电工电子实验教学中心课程费用:人民币2800元/人(含三餐、资料费、学习用具)可统一安排住宿,交通、住宿费自理。指定收款账户户名:深圳市依元素科技有限公司开户行:招商银

5、行深圳景田支行帐号:812482793710001行号:308584001104联系方式1.依元素科技有限公司联系人:李莉电话:010-82757632传真:010-62166151E-mail:Jessica.lee@e-elements.com2.南京大学电子科学与工程学院联系人:张志俭,高琴电话:02589680201手机:15951821373(张老师);13851743609(高老师)传真:02589680203E-mail:njuzzj@sina.com;gaoqin2009@sohu.com3.苏嵌教育联系人:林新华电话:02583587828传真

6、:02583587829手机:13382769309E-mail:13382769309@189.cn南京大学-依元素科技美国Xilinx官方授权培训ISEFPGA设计课程A第一天Day1时间课程主题9:00-9:45XilinxFPGA简介XilinxFPGA开发工具-ISE9:45-10:30VerilogHDL简介组合逻辑的VerilogHDL编写TestBench基本语法10:30-10:40休息10:40-11:40实验一数据选择器代码编写、综合和仿真在ISE中新建工程,编写一个多路选择器的Verilog代码,进行综合。再编写TestBench并进行仿

7、真。11:40-13:30午餐休息13:30-14:30VerilogHDL语法介绍14:30-14:40休息14:40-15:00时序逻辑的VerilogHDL编写15:40-16:40实验二移位寄存器代码编写、综合和仿真在ISE中新建工程,编写一个移位寄存器的Verilog代码,进行综合。再编写TestBench并进行仿真。15:40-17:00交流答疑第二天Day2时间课程主题8:30-9:15频率计的设计思路结构分析Atlys开发板资源分析9:15-10:00开发过程讨论PicoBlaze特点及其使用方法介绍串口IP核介绍10:00-10:10休息10:

8、10-11:40实验三使

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。