西工大数字电路实验报告——实验五.docx

《西工大数字电路实验报告——实验五.docx》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验五：计数器及其应用一．实验目的：1.熟悉常用中规模计数器的逻辑功能。2.掌握二进制计数器和十进制计数器的工作原理和使用方法。3.运用集成计数器构成1/N分频器。二．实验设备：数字电路试验箱，数字双踪示波器，函数信号发生器，74LS90及Multisim仿真软件。三．实验原理：计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计

2、数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。目前，TTL和CMOS电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。实验中用到异步清零二-五-十进制异步计数器74LS90。74LS90是一块二-五-十进制异步计数器，外形为双列直插，引脚排列如图（1）所示，逻辑符号如图（2）所示，图中的NC表示此脚为空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。在74LS90计数器电路中，设有专

3、用置“0”端、和置“9”端、。其中、为两个异步清零端，、为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，74LS90的功能表见表（1），由此可知：当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD码）；时钟从CP2引入，而Q3接CP1，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD码）。输入输出110

4、000011000000111001011100100↓计数00↓计数00↓计数00↓计数表（1）一．实验内容：1.用74LS90实现8421BCD十进制计数。实现8421BCD计数，计数脉冲CP由CP0输入，Q0接CP1，则该计数器先进行2进制计数，在进行5进制计数，从而完成8421BCD的十进制计数。电路连接如下：1.用74LS90实现六进制计数。先组成8421BCD十进制计数器，再利用反馈置0法。设初态为0，则选择0-5为有效状态，6-9为无效状态，当CP（6）脉冲到来时，输出Q3Q2Q1Q0=0110，利用0110反

5、馈置0，使计数器返回初态。电路连接如下：2.用74LS90设计电路，要求输出信号为时钟频率的十分频，占空比为50%。使输出信号为十分频，占空比为50%，则利用74LS90的2进制计数部分和5进制计数部分联合实现。让CP时钟信号出入CP1，使Q3Q2Q1的输出实现五进制计数，输出000-100，使Q3输出连接CP0输入口，当Q3=1即计数到5时，对2进制计数部分产生一次脉冲，两次2进制计数间隔为一周期5进制计数，实现十分频。Q0输出为十分频信号。电路连接如下：1.用74LS90实现12分频电路。因为单片74LS90只能实现十进

6、制计数，所以需用两片74LS90实现十二分频。与十分频电路原理相似，要使输出十二分频信号，两次2进制计数间隔为1周期6进制计数。第一片构成六进制计数，当Q3Q2Q1Q0=0110即计数为6时，传递给第二片2进制计数部分一次脉冲信号，Q2Q1组成与门连接第二片的CP0输入端；同时反馈给第一片的置0端，使之返回计数初态。此时第二片Q0处输出信号为十二分频信号。电路连接如下：一．实验结果：1.用74LS90实现8421BCD十进制计数。其状态转换表如下表：Q3Q2Q1Q0Q3(n+1)Q2(n+1)Q1(n+1)Q0(n+1)00

7、0000010001001000100011001101000100010101010110011001110111000000001001100100001.用74LS90实现六进制计数。其状态转换表如下表：Q3Q2Q1Q0Q3(n+1)Q2(n+1)Q1(n+1)Q0(n+1)000000010001001000100011001101000100010101010110011000002.用74LS90设计电路，要求输出信号为时钟频率的十分频，占空比为50%。输出波形如下图：其中通道A为函数发生器产生的原始CP脉冲，B

8、通道为输出的十分频信号。1.用74LS90实现12分频电路。输出波形如下图：其中通道A为函数发生器产生的原始CP脉冲，B通道为输出的十二分频信号。