实验三-VHDL时序逻辑电路设计.doc

《实验三-VHDL时序逻辑电路设计.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验三VHDL时序逻辑电路设计一、实验目的1．熟悉用VHDL语言设计时序逻辑电路的方法2．熟悉用Quartus文本输入法进行电路设计二、实验所用仪器元件及用途1．计算机：装有Quartus软件，为VHDL语言提供操作场所。2．直流稳压电源：通过USB接口实现，为实验开发板提供稳定电源。3．数字系统与逻辑设计实验开发板：使试验结果下载到开发板上，实现整个实验的最终结果。三、实验内容1．用VHDL语言设计实现一个8421码十进制计数器。（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求，并下载到

2、实验板上验证试验结果。（2）试验结果：VHDL代码和仿真结果。2．用VHDL语言设计实现一个分频系数为8，分频输出信号占空比为50%的分频器。（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求。（2）试验结果：VHDL代码和仿真结果。3．用VHDL语言设计实现一个控制8个发光二极管亮灭的电路。（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求，并下载到实验板上验证试验结果。a.单点移动模式：一个点在8个发光二极管上来回的亮b.幕布式：从中间两个点，同时向两边依次点亮直至全亮，

3、然后再向中间点灭，依次往复c.通过拨码开关或按键控制两种模式的转换（2）试验结果：VHDL代码和仿真结果。四、实验设计思路及过程1.8421码十进制计数器状态转移表abcdABCD00000001000100100010001100110100010001010101011001100111011110001000100110010000左图为8421码十进制计数器的状态转移表，abcd为初状态，ABCD为下一状态，每当有“1”出现时，相应的管脚就亮灯，从而从0000到1001的灯依次出现。VHDL代码如下

4、：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYcount12ISPORT(clk,clear:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(3DOWNTO0);ENDcount12;ARCHITECTUREaOFcount12ISSIGNALq_temp:ATD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(clk)BEGINIF(clk'eventan

5、dclk='1')THENIFclear='0'THENq_temp<="0000";ELSIFq_temp="1011"THENq_temp<="0000";ELSEq_temp<=q_temp+1;ENDIF;ENDIF;ENDPROCESS;q<=q_temp;ENDa;2.分频系数为8，输出占空比为50%的分频器的设计abcABCF00000100010100010011001110001001011101110111011111110001左图为八分频器（占空比50%）的状态转移图，其中abc为原

6、状态，ABC为下一状态。当输出F为“1”时，输出波形。VHDL代码为：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYdiv_8ISPORT(clk:INSTD_LOGIC;clear:INSTD_LOGIC;clk_out:OUTSTD_LOGIC);ENDdiv_8;ARCHITECTUREaOFdiv_8ISSIGNALtmp:INTEGERRANGE0TO7;BEGINp1:PROCESS(cle

7、ar,clk)BEGINIFclear='0'THENtmp<=0;ELSIFclk'eventANDclk='1'THENIFtmp=7THENtmp<=0;ELSEtmp<=tmp+1;ENDIF;IFtmp<=4THENclk_out<='0';ELSEclk_out<='1';ENDIF;ENDIF;ENDPROCESSp1;ENDa;五、实验结果一、.8421码十进制计数器其中，endtime设为50us,clear和clk的period分别为1和1us.对结果进行分析：由仿真波形可以看出，当输入

8、在0000到1001时，输出对应亮灯随着1的出现依次变化，每拨动一次时钟clk的锁定管脚，就由一个状态转换到下一状态，亮灯也进入下一状态。二、八分频器（50%占空比）波形分析：每出现八次时钟为分频器的周期，输出的波形如图为占空比为50%的矩形波，构成了如题所要求的分频器。六、故障及问题分析1.每次实验中都应该注意到VHDL的文件名应与实体名一致，如果不一致编译会报错。我在实验过程中虽然原理图设计名与工程名相同，但