异步时序逻辑电路设计实验报告

《异步时序逻辑电路设计实验报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、异步时序逻辑电路的设计1.实验目的熟悉并掌握脉冲异步逻辑电路的分析方法，加深对异步时序逻辑电路的理解，掌握时序逻辑电路的设计方法及如何消除临界竞争。2.实验器材二输入与非门74LS00反向器74LS04三输入与非门74LS103.实验内容用电平异步时序逻辑电路实现下沿触发的D触发器典型输入时间图如下：X2(CP)X1(D)676855543176123541Z(Q)1.实验步骤建立原始流程表按照输入信号的变化进行时间的划分，由题意可知设立8中不同状态，见上图画出原始流程表：状态激励状态及输出X2X10

2、00111101①/02/0D/d3/021/0②/04/0d/d31/0d/d4/0③/04d/d5/d④/03/058/1⑤/16/1D/d6d/d5/1⑥/17/171/dd/d6/1⑦/18⑧/15/1d/d7/1化简流程表2Y3YY42,52,5Y5NNNN6NNNNY7NNNNYN8NNNNYYN1234567画出状态合并图：21837456选择最小闭覆盖{（231）（4）（568）（7）}并且用ABCD分别表示：画出状态相邻图;01Y2ADCBY101ADBC状态编码设二次状态用y2y1

3、表示，用00,01,11,10分别表示A,B,C,D四种状态，最简二进制流程表如图;二次状态Y2Y1激励函数/Y2Y1和输出ZX2X1=00X2X1=01X2X1=11X2X1=100000/000/001/000/001Dd/d11/d01/000/01111/111/111/110/11000/ddd/d11/110/1画出卡诺图并求出激励函数和输出函数;Y2；Y2Y1X2X10001111000000001d100111111100d11Y2=Y1;Y2Y1X2X1000111100000100

4、1d110111110100010Y1=ZX2X1Y2Y10001111000000001dd0011111110d111Z=y2;根据激励函数和输出函数画出电路图：&XZ&&Y&1Y1&&&按照电路图连接号电路，并且验证结果是否与设计相符。1.实验体会通过这次实验，了解了异步的相关知识，懂得了异步电路的处理办法。提高了自己在电路方面的技能。