基于新型全数字锁相环的SVG系统.pdf

《基于新型全数字锁相环的SVG系统.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电气传动2010年第4O卷第1O期ELECTRICDRIVE2010Vo1．40No．10基于新型全数字锁相环的SVG系统张志文，申建强，曾志兵，李高龙，吴兴阳(湖南大学电气与信息工程学院，湖南长沙410082)摘要：新型全数字锁相环(AADPLL)技术在SVG系统中的运用，能实时跟踪电网频率的变化，对采样电压进行同步6倍频，实现6相同步触发脉冲，对采样电压进行同步240倍频，保证ad在每周期采样240个点，从而减少了采样误差和触发误差，使SVG实验运行系统的功率因数比未使用这项新技术之前的SVG实验系统的功率因数提高了1．5。从而证明其有效性。关键词：全数字锁相环；无功发生器；频率跟踪中图分

2、类号：TP273文献标识码：ASVGSystemBasedonAADPLLTechnologyZHANGZhi—wen，SHENJian—qiang，ZENGZhi—bing，LIGao—long，WUXing—yang(CollegeofElectricalandInformationEngineering，HunanUniversity，Changsha410082，Hunan，China)Abstract：TheSVGsystembasedontheAADPLL(advancedalldigitalphase—lockedloop)wasintroducedwhichcanmakeare

3、altimetrackingonthefrequencyofpowersystem．Itmultipliesbyfrequencyof6onthesamplingvoltagetOprovideofthe6triggerpulse，andmultipliesbyfrequencyof240tOsamplingat240pointspercycle．Soiteliminatesthesamplingerrorandtriggererror．Simulationsandphysicalexperimentsprovethatitcangreatlyenhancethespeedandaccurac

4、yofthephase—lockedandgreatlyimprovethesystempowerfactorofSVG．TheSVGsystembasedontheAADPLIgetanincreaseof1．5inpowerfactor，andproveitseffective．Keywords：alldigitalphase—lockedloop(ADPLL)；vargenerater；frequencytracing相方法，频率跟踪时间的可控性强，其实时跟踪计1引言算一般由DSP来实现，从而加重了DSP的工作随着现代电力电子设备等非线性负荷大量接负担。入电网，电网电压质量的稳定性、对称

5、性及正弦性电网频率在理论上是50Hz，1个周期就是等指标水平随之降低。从而增加了电网损耗和生2Oms，由于电网负荷的变化，经常出现电网频率产成本。大大降低了系统功率因数。静止无功发在50Hz上下波动的情况。采用新型全数字锁相生器(staticvargenerator，SVG)是并联于公共连环(AADPLI)，利用其能准确跟踪电网频率的功接点的电力电子装置，往往用来补偿负载的无功能，消除由于电网频率不稳定所造成的采样误差功率[】]，或者通过对无功功率的控制来调节电网与触发误差]，从而提高静止无功发生装置的工电压的幅度。作水平，提高系统的功率因数。实验选用ALtera数据采集模块对于动态补偿装置S

6、VG相当公司的Cyclone系列现场可编程门阵列(FPGA)重要，采集的电压和电流用于计算无功、有功以及EPIC12Q240C8作为设计的验证器件，在数据采视在功率，数据采集的精度和准度对有效地分析集模块中设计了同步6倍频，实现6相同步触发电网谐波和及时进行功率补偿相当重要。目前常脉冲，同时设计了同步240倍频，以保证ad在每用的同步采样方法有硬件同步和软件同步两大周期采样240个点。主要对同步6倍频进行了仿类L2]。硬件同步方法的缺点是可靠性不高，在测真与实验，给出了该装置的硬件实现方法和软件量有较大畸变的波形时误差较大且频率跟踪时间设计的程序流程，最后对SVG样机进行了试验的可控性差。软件

7、同步方法的精度要高于硬件锁验证。作者简介：张志文(1963一)，男，博士，教授，Email：hdzzw@126．corn36张志文，等：基于新型全数字锁相环的SVG系统电气传动2010年第4O卷第1O期逆计数器的滤波效果越差，锁相环抗干扰能力越2基于自适应模值控制模块的新型弱、抖动越大、精度越低，但数字锁相环的频率跟全数字锁相环的原理踪速度越快。要想同时满足锁相速度、抗扰、抗抖全数字锁相环的原理图