基于FPGA的全数字锁相环路的设计.pdf

《基于FPGA的全数字锁相环路的设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、万方数据通讯与电视基于FPGA硇呈数字锁相环路昀设计衡阳南华大学电气工程学院(421001)单长虹清华大学电子工程系(100084)孟宪元摘要：介绍了应用vHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPcA予以实现、关键词：VHDL语言全数字锁相环路(DPLL)片上系统(s0C)FPCA数字锁相环路已在数字通信、无线电电予学及电力系统自动化等领域中得到了极为广泛的应用。传统的全数字锁相环路(DPLL)是由中、小规模m集成电路构成：这类DPLL工作频率低，可靠性较差。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，

2、而且可以把整个系统集成到一个芯片卜去，实现所谓片上系统soc(system0nachip)。因此．可以把伞数7锁相环路作为一个功能模块嵌人soc，构成片内锁相环。下面介绍采用VHDL技术设计DPLL的一种方案。1工作原理全数字锁相环路的结构框图如图l所示。其中数字鉴相器由异或门构成，数字环路滤波器由变摸可逆计数器构成，数控振荡器由加／减脉冲控制器和除Ⅳ计数器组成。可逆计数器和加／减脉冲控制器的时钟频率分别为M厂0和2Ⅳ厂0。这里，0是环路的中心频率，一般情况下Ⅳ和，v为2的整数幂。时钟2慨经除H(=M／2Ⅳ)计数器得到。“Uo异或门鉴相器限时的相应波形如图2所示。当环路琐定时．

3、“．和“：正交，鉴相器的输出信号u。为50％占卒比的方波，此时定义相位误差为零。在这种情况下，可逆计数器“加”与“减”的周期相同，只要可逆计数器的女值足够大(^>M／4)，其输出端就不会产牛进位或借位脉冲。这时，加／减脉冲控制器只对其时钟2‰进行■分频，使“．和u：的相位保持正交，，在环路未锁定的情况下，若u。=O时，它使可逆计数器向上加计数，并导致进位脉冲产生，进位脉冲作用到jJⅡ／减脉冲控制器的“加”控制端i，该控制器便在_二分频过程中加入半个时钟周期。反之，若u。=l，可逆计数器减计数，并将发出借位脉冲到加／减脉冲控制器的“减”输入端慨d÷Ⅳ计数器clk卜_——一加／减脉

4、冲控制器clk2÷H计数器2Ⅳr0图1全教罕埙相环路结构框图异或门鉴相器用丁=比较输入信号u-与数控振荡器输出信号u!的相位差，其输出信号“。作为可逆汁数器的计数方向控制信号。当“。为低电平时(u，和u：有同极性时)，可逆计数器作“加”计数。反之，当u。为高电平时，可逆汁数器作“减”计数。异或门鉴相器在环路锁定时和相位误差达到极58b)+Ⅱ／2相差情况下的上怍浪形!：二i筒厂]!!厂—————一(c)一Ⅱ／2相差情况下箍相器的工作波形图2异或fJ鉴相器的丁作波形《电子技术应用》2001年第9期{}糕一蓊万方数据通讯与电视d，于是，该控制器便在二分频的过程中减去半个周期。这个过程

5、是连续发生的。加／减脉冲控制器的输出经过除Ⅳ计数器后，使得本地估算信号u：的相位受到凋整控制．最终达到锁定状态。2环路部件的设计这里重点介绍数字环路滤波器的设计。数字环路滤波器是由变模可逆计数器构成，在“一的控制下，当J=O时，对时钟慨进行“加”汁数；当j=l时，进行“减”计数：可逆计数器的计数容量(模数^)可以利用^、B、c、D四位进行预置，从而方便地改变模数。其预置模数的范围为，当D、c、B、A在000l～111l取值时，相应模数的变化范围是2’～2”。可见，可逆计数器的长度能够根据模数＆值的大小来实现数宁编程控制，取D、c、B、A为0001时，K=23，计数器艮度只有i级

6、，因而可以扩大捕捉带，缩短锁定时间。在D、c、B、A取1111时，K=2”，计数器长度变为十t级，这时捕捉带缩小，缩定时间延长。变模可逆计数器的VHDL设计程序如下：libraⅣleee：⋯㈣stdjo面c—1164．all：u辨i盹esId_lo目。一unsigrIeda11；endtvcoun‘一kisponlclk．J．en，d，c，h，a：insld_lo酊c；r1．r2：outstd_lo咖)；end：aTrhjtectIl仲behaveofcount—kis，19nal。q，k，mo：std_109Ic—veclor(16downlo0)：s1印alca01．ca0

7、2：std—lo撕r：s1印aIinstnIcllon：std_【ogicvector(3down佃0)：kgininsⅡuctiun<=d＆P＆b＆a：withinsmlctlonse】e‘，tIu0<=”o【】0咖啪㈣0111”when”000l“”00c岫ODc000(X)0111”when“0010””000000000000IIiII”when”00II””O咖0000(10001111ll”when”0100””00C0000000111111l”when”0101””00000