基于FPGA的数字电压表设计.pdf

《基于FPGA的数字电压表设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、4.9数字电压表的设计4.9.1设计要求设计一个数字电压表，利用8位A/D转换器，将连续的模拟电信号转换成离散的数字电信号，并加以显示，要求其量程为0-5V，分辨率约为0.02V，三位数码管显示，其中一位为整数，两位为小数，能正确显示小数点。4.9.2设计过程1．数字电压表的基本原理数字电压表整体设计框图，如图4.9.1所示，数字电压表系统由A/D转换控制模块、数据转换模块、动态扫描与译码模块三部分构成。A/D转换控制模块控制外部A/D转换器，动态扫描与译码模块向外部数码管显示电路输出数据。时钟信号startale动态扫

2、A/D转换数据转换描与译add控制模块模块A/D码模块转换器oeeoc数据输入4.9.1数字电压表整体设计框图A/D转换器负责采集模拟电压，转换成8位数字信号送入FPGA的A/D转换控制模块，A/D转换控制模块负责A/D转换的启动、地址锁存、输入通道选择、数据读取等工作，数据转换模块将8位二进制数据转换成16位十进制BCD码送入动态扫描与译码模块，最后通过数码管显示当前电压值。本设计的A/D转换器件选用ADC0809。2．A/D转换控制模块（1）A/D转换器作为A/D转换器的ADC0809，片内有8路模拟开关，分辨率为8

3、位，转换时间约100us，含锁存控制的8路多路开关，输出由三态缓冲器控制，单5V电源供电。分辨率是指A/D转换器能分辨的最小模拟输入量，通常用能转换成的数字量的位数来表示，如8位、10位、12位、16位等。位数越高，分辨率越高。例如，对于8位A/D转换器，当输入电压满刻度为5V时，其输出数字量的变化范围为0～882-1，转换电路对输入模拟电压的分辨能力为5V/（2-1）＝19.6mV。量程是指A/D转换器所能转换的输入电压范围。如图4.9.2所示为ADC0809芯片的封装引脚图，由图可知芯片有28只引脚，采用双列直插式的

4、封装。图4.9.2ADC0809芯片封装引脚图各引脚功能如下：IN7～IN0——8路模拟信号输入通道。ADC0809对输入的模拟量要求主要为：信号单极性，电压范围0～5V。ADDA、ADDB、ADDC——3位地址线。ADDA为低位地址，ADDC为高位地址，组成3位二进制码000～111，分别选中IN0～IN7。ALE——地址锁存允许信号，高电平时允许ADDA、ADDB、ADDC所示当前通道被选中，上升沿时将通道地址锁存至地址锁存器中。START——启动转换信号。START上升沿时，所有内部寄存器清0；START下降沿时，

5、开始进行A/D转换。在A/D转换期间，START保持低电平。EOC——A/D转换结束信号。EOC=0，正在进行转换；EOC=1，A/D转换完毕，常用作中断申请信号。OE——输出允许信号，高电平有效，用来打开三态输出锁存器。OE=0，输出数据线呈高阻态；OE=1，输出转换得到的数据。CLOCK——外部时钟脉冲输入端。ADC0809内部没有时钟电路，所需时钟信号由外界提供，要求频率范围10KHz～1.5MHz。D7～D0——数据输出线。为三态缓冲输出形式。Vcc——单＋5V电源。GND——接地。如图4.9.3所示，为ADC0

6、809工作时序图。STARTALEADDC,B,AADDC,B,AIN0～7EOCOED7…D0图4.9.3ADC0809工作时序图IN0～IN7是模拟信号的输入端，通过ADDC、ADDB、ADDA地址选择信号来选择模拟信号具体从哪个端口输入，当ALE产生上升沿，地址信号就存入地址寄存器，下降沿时则开始A/D转换；EOC为低电平时表示A/D转换进行中，高电平时表示A/D转换结束；OE位低电平时，输出数据线高阻态，当OE出现高电平，则打开三态输出锁存器，输出八位数据D7～D0。（2）A/D转换控制模块A/D转换控制模块的功

7、能是进行时序控制，控制A/D转换器件对模拟信号采样，转换为数字信号。如图4.9.4所示为A/D控制模块状态转换关系。在上电瞬间，A/D转换控制模块处于st0的初始状态；进入st1状态后，选择模拟信号的输入通道，启动采样；在st2状态中进行A/D转换，当eoc=1时进入st3状态；st3状态表示A/D转换完成，允许转换好的数据输出；进入st4状态，如果lock出现上升沿，转换好的数据送入锁存器。st4st0st3st1eoc=1st2eoc=0图4.9.4状态转换关系图设计程序如下：LIBRARYIEEE;USEIEEE.

8、STD_LOGIC_1164.ALL;ENTITYadcISport(din:INSTD_LOGIC_VECTOR(7DOWNTO0);clk,eoc:INSTD_LOGIC;ale,start,oe,adda:OUTSTD_LOGIC;dout:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDa