三维tpc译码器设计和fpga实现

三维tpc译码器设计和fpga实现

ID:5236071

大小:36.00 KB

页数:11页

时间:2017-12-06

三维tpc译码器设计和fpga实现_第1页
三维tpc译码器设计和fpga实现_第2页
三维tpc译码器设计和fpga实现_第3页
三维tpc译码器设计和fpga实现_第4页
三维tpc译码器设计和fpga实现_第5页
资源描述:

《三维tpc译码器设计和fpga实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、三维TPC译码器设计和FPGA实现  摘要:Turbo乘积码(TPC)是一种性能优秀的纠错编码方法,它具有译码复杂度低、译码延时小等优点,且在低信噪比下可以获得近似最优的性能。介绍了基于Chase算法的三维TPC软输入软输出(SISO)迭代译码算法,提出了三维TPC译码器硬件设计方案并在FPGA芯片上进行了仿真和验证。测试结果表明,该译码器具有较高的纠错能力,满足移动通信误码率的要求。关键词:三维TPC;Chase算法;软输入软输出;FPGA实现中图分类号:TN919.3?34文献标识码:A文章编号:1004

2、?373X(2013)23?0026?04DesignandFPGArealizationof3?DTPCdecoderQUHai?hui,ZHANGHao,YANGYa?guang,LONGFei(InstituteofMicroelectronicsofChineseAcademyofSciences,Beijing100029,China)Abstract:Turboproductcode(TPC)isakindofforwarderrorcorrectioncode(FEC)withexcellent

3、performance.TPChastheadvantagesoflowdecodingcomplexityandshortdecodingdelay,andcanachievenear?optimumperformanceatlowsignal?to?noise11ratio.Thesoft?insoft?out(SISO)iterativedecodingmethodforthree?dimensional(3D)TPCbasedonChasealgorithmisintroduced.Thehardwa

4、redesignschemeof3?DTPCdecoderisproposedandverifiedonFPGAplatform.Thesimulationresultsshowthatthedecoderhashigherror?correctingcapabilityandmeetstherequirementofmobilecommunicationonbiterrorrate.Keywords:3?DTPC;Chasealgorithm;SISO;FPGArealization0引言无线通信信道中存在

5、着干扰和衰落,使通信系统的可靠性降低。差错控制编码技术用来检测和纠正因为信道失真引起的信息传输错误,提高信息传输的可靠性。差错控制编码的研究主要是希望在低译码复杂度的前提下,寻找一种逼近香农极限的编译码方法。Turbo乘积码不仅译码复杂度低,译码延时小,而且它继承了Turbo码在低信噪比下仍然有低误码率的优点。因此,Turbo乘积码己经成为纠错编码领域的研究热点。乘积码最早是由Elias于1954年提出的[1],但受到硬件资源的制约其应用一直受限。C.Berrou等学者在1993年提出了基于软输入软输出(So

6、ftInputSoft11Output,SISO)迭代译码算法的Turbo卷积码(TCC)[2],它可以在数次迭代后性能接近香农极限,因此得到广泛关注。但是TCC的译码复杂度高、译码延时大,从而限制了在高速通信系统中的应用。受迭代译码思想的启发,R.Pyndiah等人于1994年在Chase的基础上提出了线性分组码的SISO算法[3],并通过迭代的方式应用于乘积码,称为Turbo乘积码(TPC)。TPC在译码性能上能够接近TCC,同时算法复杂度较低,译码延时小,在采用流水线机制的基础上,可以实现高速编译码器。

7、在过去的十几年中,二维Turbo乘积码(2D?TPC)得到了深入的研究和广泛的应用。相比于Turbo码,2D?TPC拥有很多优点:它的“错误地板(ErrorFloor)”可以达到10-7甚至更低量级;由于它采用次最优译码算法而且不含交织器,其编译码复杂度很低;当码率很高时,其性能逼近香农极限。三维Turbo乘积码(3D?TPC)具备二维Turbo乘积码(2D?TPC)的所有优点,而且在低信噪比环境下比2D?TPC的性能更好[4]。因此,本文介绍了一种基于Chase算法的3D?TPC软输入软输出迭代译码算法并且

8、在FPGA芯片上进行了仿真和验证。13D?TPC编码结构乘积码是线性分组码在空间维度上的扩展[5]。下面说明3D?TPC的编码结构[4],如图1所示。11假设有三个子码分别为[C1n1,k1,δ1]、[C2n2,k2,δ2]和[C3n3,k3,δ3],其中[ni,][ki]和[δi]分别代表子码i(i=1,2,3)的码长、信息位长和最小汉明距离。图13D?TPC的编码结构通过下述步骤可以得到如图1所

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。