大学计算机组成原理第2章运算方法和运算器.ppt

大学计算机组成原理第2章运算方法和运算器.ppt

ID:52305848

大小:986.56 KB

页数:61页

时间:2020-04-04

大学计算机组成原理第2章运算方法和运算器.ppt_第1页
大学计算机组成原理第2章运算方法和运算器.ppt_第2页
大学计算机组成原理第2章运算方法和运算器.ppt_第3页
大学计算机组成原理第2章运算方法和运算器.ppt_第4页
大学计算机组成原理第2章运算方法和运算器.ppt_第5页
资源描述:

《大学计算机组成原理第2章运算方法和运算器.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、2.2.4基本的二进制加法减法器两个二进制数字Ai,Bi和一个进位输入Ci相加,产生一个和输出Si,以及一个进位输出Ci+1。表2.2中列出一位全加器进行加法运算的输入输出真值表。2.2.4基本的二进制加法减法器(续1)根据真值表,三个输入端和两个输入端可按如下逻辑方程进行联系:Si=AiBiCiCi+1=AiBi+BiCi+CiAi(2.18)按此表达式组成的一位全加器示图2.2(b)。二进制加法/减法器对一位全加器(FA)来说,Si的时间延迟为6T(每级异或门延迟3T),Ci+1的时间延迟为5T,其中T被定义为相应于单级逻辑电

2、路的单位门延迟。T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位。3T+3T3T+T+T一位全加器按式(2.23)组成的一位全加器(FA)示意图2.2(b)n个1位的全加器(FA)可级联成一个n位的行波进位加减器。M为方式控制输入线,当M=0时,作加法(A+B)运算;当M=1时,作减法(A-B)运算。转化成[A]补+[-B]补运算,求补过程由B+1来实现。起始进位连接到功能方式线M上,作减法时M=1,相当于在加法器的最低位上加1。图中左边是单符号位法的溢出检测逻辑;当Cn=Cn-1时,运算无溢出;而当Cn≠Cn-1时,

3、运算有溢出,经异或门产生溢出信号。二进制加法/减法器延迟时间ta为:2T延迟时间ta为:3T考虑溢出检测时,延迟时间ta为:ta=n·2T+9T=(2n+9)T当不考虑溢出检测时,有:ta=(n-1)·2T+9T2.2.4基本的二进制加法减法器(续3)对一位全加器来说,Si的时间延迟为6T,Ci+1的时间延迟为5T。T通常采用一个“与非”门或一个“或非”门的时间延迟来作为度量单位。计算一个n位的行波进位加法器的时间延迟。假如采用图2.2(a)所示的一位全加器并考虑溢出检测,那么n位行波进位加法器的延迟时间ta为ta=n·2T+9T=(

4、2n+9)T(2.22)9T为最低位上的两极“异或”门再加上溢出“异或”门的总时间,2T为每级进位链的延迟时间。2.2.4基本的二进制加法减法器(续2)当不考虑溢出检测时,有ta=(n-1)·2T+9T(2.19)ta意味着加法器的输入端输入加数和被加数后,在最坏情况下加法器输出端得到稳定的求和输出所需的最长时间。显然这个时间越小越好。加数、被加数、进位与和数都用电平表示,因此,所谓稳定的求和输出,就是指稳定的电平输出。2.3定点乘法运算2.3.1原码并行乘法2.3.2补码并行乘法2.3.1原码并行乘法在定点计算机中,两个原码表示的数

5、相乘的运算规则是:乘积的符号位由两数的符号位按异或运算得到,而乘积的数值部分则是两个正数相乘之积。设n位被乘数和乘数用定点整数表示被乘数[x]原=xfxn-1…x1x0乘数[y]原=yfyn-1…y1y0则乘积[z]原=(xf⊕yf)+(xn-1…x1x0)(yn-1…y1y0)(2.20)被乘数符号乘数符号1.人工算法与机器算法的同异性2.3.1原码并行乘法(续1)乘积符号的运算法则是:同号相乘为正,异号相乘为负。由于被乘数和乘数和符号组合只有四种情况(xfyf=00,01,10,11),因此积的符号可按“异或”(按位加)运算得到。

6、数值部分的运算方法与普通的十进制小数乘法类似,不过对于用二进制表达式的数来说,其乘法规则更为简单一些。2.3.1原码并行乘法(续2)二进制乘法运算:从乘数y的最低位开始,若这一位为“1”,则将被乘数x写下;若为“0”,则写下全0。然后在对乘数y的高一位进行乘法运算,规则同上,但这一位乘数的权与最低位乘数的权不同,∴被乘数x要左移一位。以此类推,直到乘数个位乘完为止,最后将它们加起来,得到最后乘积z。设x=0.1101,y=0.1011。用习惯方法求其乘积,过程。1101(x)×1011(y)110111010000+11010.100

7、01111(z)2.3.1原码并行乘法(续3)人们习惯的算法对机器并不完全适用原因之一,机器通常只有n位长,两个n位数相乘,乘积可能为2n位。原因之二,只有两个操作数相加的加法器难以胜任将n各位积一次相加起来的运算。早期计算机中为了简化硬件结构,采用串行的1位乘法方案,即多次执行“加法—移位”操作来实现。这种方法并不需要很多器件。然而串行方法太慢,自从大规模集成电路问世以来,出现了各种形式的流水式阵列乘法器,它们属于并行乘法器。2.3.1原码并行乘法(续4)2.不带符号的阵列乘法器设有两个不带符号的二进制整数:(见书P35)A=am-

8、1…a1a0(m位)B=bn-1…b1b0(n位)它们的数值分别为a和b,即m-1n-1A=∑ai2iB=∑bj2ji=0j=0在二进制乘法中,被乘数A与乘数B相乘,产生(m+n)位乘积P:P=pm+n-1…p1p0(m

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。