关于数字电子技术基础课程中寄存器教学的探讨.pdf

《关于数字电子技术基础课程中寄存器教学的探讨.pdf》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第3O卷第1O期(上)赤峰、学院学报(自然科学版)Vo1．30No．102014年1O月JournalofChifengUniversity(NaturalScienceEdition)0ct．2014关于数字电子技术基础课程中寄存器教学的探讨韩铮(赤峰学院物理与电子信息工程学院，内蒙古赤峰024000)摘要：本文介绍可寄存一组二进制数码的逻辑部件一寄存器．从数码寄存器和移位寄存器这两个方面对寄存器进行介绍并列举器件实例进行说明．重点介绍由双向移位寄存器74LS194A组成的节日彩灯控制电路．通过彩

2、灯亮灭演示74LS194A构成的电路，调动学生课堂积极性，提高学生的注意力，培养学生的学习兴趣．关键词：教学探讨；节日彩灯控制电路；寄存器中图分类号：TN79文献标识码：A文章编号：1673—260X(2014)10—0029—02高校教师在承担教学和科研的同时，更重要的是培养寄存器、一般寄存器、指令寄存器．寄存器与存储器是有区别学生创新能力和专业素养，将所讲授课程知识尽量用通俗的，寄存器内存放的数码经常变更，要求存取速度快，一般易懂的方式传授，有利于学生接受的同时，又能充分调动学无法存放大量数据．

3、类似于宾馆的贵重物品寄存、超级市场生的学习积极性，它是改善教学效果的基本条件．贯穿课程的存包处．存储器存放大量的数据，因此最重要的要求是存教学始终，应该充分体现人文关怀和注重课堂的安全性，使储容量大，类似于仓库．通过举例可以使学生更好的理解寄学生能够舒适的学习，尽量降低压迫感、在欢悦的气氛中学存器与存储器的区别．习，避免学生对相对枯燥和单调的专业知识产生抵触和厌通过74LS75和74HC175两个实例了解数码寄存器的烦的感觉，从而影响到进一步学习．电路结构和工作原理．1教学方法74LS75是由电平触

4、发的D触发器构成的4位数码寄采用多媒体与板书相结合的教学手法讲授课程，并通存器，电路如图l所示．电平触发的D触发器只有在CLK为过提醒、设计提问、动画演示等方法调动学生课堂积极性，有效电平时，触发器才接受输入信号置成相应状态．在提高学生的注意力，培养学生的兴趣．上课前，利用眼神等交CLK=I的全部时间里，D的变化都将引起输出状态的变化，流方式，使学生能够获得一种亲和感，有利于学生为课堂的触发器保存的是CLK回到0以前瞬间的状态．在图1电路开始做好准备．与此同时，考虑到学生的基础弱、底子薄等特中，DO

5、～D3为并行数据输入端，CLK为寄存脉冲输人端，点，适当降低讲授难度，随时考虑学生的反应状态，使学生Q。～Q，为数据并行输出端．CLK=l期间，输出会随输入端D有能力接收消化所学知识，保证了课堂的安全性．讲课结束，的状态改变而改变．总结本节课所学知识点，让学生对本节课有一个整体认识．2教学思路首先从整体上向学生介绍什么是寄存器以及寄存器的分类方法，然后根据寄存器其中的一种分类方法讲述寄存罐o,---N~[---妻器的种类．本文根据寄存器是否有移位功能可将其分为数码寄存器和移位寄存器．本文从数码寄存器

6、和移位寄存器这两个方面对寄存器进行介绍并列举器件实例进行说明．重点介绍由双向移位寄存器74LS194A组成的节日彩灯控制电路，罐萎通过彩灯亮灭演示74LS194A构成的电路，调动学生课堂积图1用电平触发的D触发器构成的74LS75极性，提高学生的注意力，培养学生的学习兴趣．74HC175是由CMOS边沿触发器构成的4位数码寄存2．1数码寄存器器，其逻辑电路如图2所示．边沿触发器的次态仅取决于在数字电子技术基础课程中，可寄存一组二进制数码CLK的下降沿(或上升沿)到来时的输入信号状态，与在此的逻辑部件

7、就是寄存器．寄存器是由触发器构成的．一个触前、后输入的状态没有关系．下面对74HC175的端口做一下发器可以存储一位二进制代码，n个触发器组合在一起就可介绍：DO、D1、D2、D3为数据并行输入端口，在图2电路中以存放n位二进制代码．只要触发器有置位和复位功能，如时钟信号CLK上升沿到来时DO～D3输入的数据被寄存器D触发器、基本SR锁存器、JK触发器等就可以构成寄存器．存储，可以同时并行输入4位数据．CLK为脉冲输入端，在时寄存器可以在运算中存贮数码、运算结果．例如计算机的钟信号上升沿到来时，可以

8、将DO、D1、D2、D3的数据存入4CPU由运算器、控制器、译码器、寄存器组成，其中就有数据个触发器中．RD、为异步清零端，低电平有效．若RD、=0，则4—29—个触发器不受时钟信号的控制就可以将存储的数据清零．此入并行输出、并行输入串行输出、保持，异步置零等功能．图电路为并行输入／并行输出方式．4为74LS194A的逻辑图．R。’为异步清零端，D右移串行输入端，DIL为数据左移串行输入端，D。～D，为并行数据输入端，CLK为脉冲输入端，Qo～Q，为数据并行输出端，s