欢迎来到天天文库
浏览记录
ID:51891575
大小:1.03 MB
页数:12页
时间:2020-03-18
《【精品】数字系统设计基础实验报告.doc》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、实验名称:学号:姓名:班级:数字系统设计基础实验报告1・组合电路设计2.失序电路设计3.计数器的设计4.原理图设计加法器08093343禹勇计科09-1班中国矿业大学计算机学院2011年10月27日实验4・1组合电路的设计1.实验目的:熟悉QumlusH的VHDL文本设计流程全过程,学习简单组合电路的设计、多层次电路的设计,仿真和硬件测试。2.实验任务1:利用Quartusr[完成2选1多路选择器的文本编辑输入和仿真测试等步骤,给出其程序的仿真波形,最后在实验机上进行硬件测试,验证本想设计的功能1)程序设计^ENTITYMEX21AISPORT(a,b,s:INBIT
2、;y:OUTBIT);ENDENTITYMEX21A;ARCHITECTUREONEOFMEX21AISBEGINPROCESS(azbzs)BEGINIFs='01THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREONE;2)软件编译:如图是软件编译生成的2选1多路选择器mux21aaybs从仿真结果可以看出,当S=©时,输出端y的值随着"值变化;当S二T时,输出端y的值随着b的值变化。由此可见,符合2选1多路选择器的功能3・实验任务2:将多路选择器看成是一个元件mux21a,利用元件例化语句描述将此文件放在同一冃录
3、中1)程序设计:LIBRARYIEEE;USEIEEE・STD_LOGTC_1164・ALL;ENTITYMUXKISPORT(sO,si:inSTD_LOGIC;alza2za3:inSTD_LOGIC;outy:outSTD_LOGIC);ENDENTITYMUXK;ARCHITECTUREdoubleOFMUXKISSIGNALtmpout,tmp:STD_LOGIC;BEGINul:PROCESS(sOza2,a3,tmp)BEGINIFs0=101thentmp<=a2;elsetmp<=a3;ENDIF;ENDPROCESSul;u2:PROCESS(sl
4、zal,tmp,tmpout)BEGINIFsl=*0*thentmpout<=al;elsetmpout<=tmp;ENDIF;ENDPROCESSu2;outyv=tmpout;ENDARCHITECTUREdouble;2)软件编译:如图是利用软件编译生成的触发器,仿真选择的芯片是芯片是ACEX1K系列的EP1K100QC208-3芯片。3)仿真结果:al卫■■■■■■■■■:::[':::::^:::::::sOiiisiPRPRRR■■■■■■■■■■■■■■■■■■outy_A^JTBJinTLRRniB从仿真结果可以看出,与实际的双2选1多路选择
5、器的功能是相符的.实验4・2时序电路的设计1.实验目的:熟悉QuartusTT的VHDL文本设计过程,学习简单时序电路的设计、仿真和测试。2.实验任务1:设计触发器(使用例3-6),给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。1)程序设计:libraryieee;useieee.std_logic_1164.all;entitydff2isport(elk,d:instd_logic;q:outstd_logic);endentitydff2;architecturebhvofdff2isbeginprocess(elk)beginifelk1event
6、andclk=111thenq<=d;endif;endprocess;endarchitecturebhv;2)软件编译:如图2-1是利用软件编译生成的触发器。仿真用到的芯片是芯片是ACEX1K系列的EP1K100QC208-3芯片>qq1~PREDelk>ENACLR图21生成的D触发器3)仿真分析:Simulation・od・Ti»in7、»8、Pont«128.71nsInterval11484mStart3・实验任务2:设计锁存器(使用例3-14),同样给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。19、)程序设计:libraryieee;useieee•std_logic_1164•all;entityscisport(elk,D:instd_logic;Q:outstd_logic);endentitysc;architectureseqofscisbeginprocess(elk,D)beginifclk=111thenQ<=D;endif;endprocess;endarchitecturescq;2)软件编译:如图2-2是利用软件编译生成的触发器,仿真选择的芯片是芯片是ACEXIK系列的EP1K100QC208-3芯片。q$latchPRE
7、»
8、Pont«128.71nsInterval11484mStart3・实验任务2:设计锁存器(使用例3-14),同样给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。1
9、)程序设计:libraryieee;useieee•std_logic_1164•all;entityscisport(elk,D:instd_logic;Q:outstd_logic);endentitysc;architectureseqofscisbeginprocess(elk,D)beginifclk=111thenQ<=D;endif;endprocess;endarchitecturescq;2)软件编译:如图2-2是利用软件编译生成的触发器,仿真选择的芯片是芯片是ACEXIK系列的EP1K100QC208-3芯片。q$latchPRE
此文档下载收益归作者所有