S3c2410电路设计内容(以北京博创s3c2410-s实验箱为例讲解).ppt

S3c2410电路设计内容(以北京博创s3c2410-s实验箱为例讲解).ppt

ID:51638383

大小:1.32 MB

页数:55页

时间:2020-03-27

S3c2410电路设计内容(以北京博创s3c2410-s实验箱为例讲解).ppt_第1页
S3c2410电路设计内容(以北京博创s3c2410-s实验箱为例讲解).ppt_第2页
S3c2410电路设计内容(以北京博创s3c2410-s实验箱为例讲解).ppt_第3页
S3c2410电路设计内容(以北京博创s3c2410-s实验箱为例讲解).ppt_第4页
S3c2410电路设计内容(以北京博创s3c2410-s实验箱为例讲解).ppt_第5页
资源描述:

《S3c2410电路设计内容(以北京博创s3c2410-s实验箱为例讲解).ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、S3c2410电路设计(以北京博创s3c2410-s实验箱为例讲解)设计要点1.最小电路设计电源与时钟电路复位电路RTC调试电路设计Jtag串口电路2.存储器扩展3.音频接口电路4.LCD与触摸屏接口电路5.以太网接口电路6.USB接口电路7.其它接口电路接口编程驱动另做实验要求1.最小电路设计(参考s3c2410说明书)电源问题1.8v/2.0v内核供电,3.3v存储器供电,3.3v外部I/O供电2410-S电源电压为5V,经LM1085-3.3V和AS1117-1.8V分别得到3.3V和1.8V的工作电压。开发板上的芯片多数使用了3.3V电压,而1.8V是供给S3C2410内核使

2、用的。5V电压供给音频功放芯片、LCD、电机、硬盘、CAN总线等电路使用。电源控制:常规、缓慢、空闲和断电模式由于S3C2410结构复杂,部件较多,各部件甚至是同一部件的各引脚上的电平值都有可能不同,因此必须理清楚整个系统的电源需求。大致情况是:ARM芯核工作电压1.8V,通用I/O口和部分外设电压3.3V,USB主机和LCD工作电压5V。因此开发板由外部开关电源提供5V直流电源,然后经过LM1085-3.3V稳压得到一路3.3V,再经过AS1117-1.8V线性电压调压器得到所需的1.8V提供给ARM芯核、MPLL、UPLL、alive等时钟电路S3C2410有两个工作时钟:系统主

3、时钟MPLL和USB的基准输入时钟源总线时钟UPLL。开发板上提供了一个实时时钟32.768KHz,一个12MHz的外部晶振,并可以在EXTCLK脚引入外部时钟。复位电路复位电路硬件复位电路由IMP811T构成,实现对电源电压的监控和手动复位操作。2410-S主板复位电路设置专用逻辑:IMP811T的复位电平可以使CPUJTAGnTRST)和板级系统(nRESET)全部复位;来自仿真器的ICE_nSRST信号只能使板级复位;来自仿真器的ICE_nTRST可以使JTAG(nTRST)复位,通过跳线选择是否使板级nRESET复位。nRESET反相后得到RESET信号。实时钟电路(RTC)

4、RTC电路的电压是1.8V,实际是将电池电压或3.3V电压经过两个BAV99(等价于4个二极管串联)降压后得到的。JTAG调试电路JTAG(JointTestActionGroup,联合测试行动小组)是一种国际标准测试协议,主要用于芯片内部测试及对系统进行仿真、调试。JTAG技术是一种嵌入式调试技术,它在芯片内部封装了专门的测试电路TAP(TestAccessPort,测试访问口),通过专用的JTAG测试工具对内部节点进行测试。目前大多数比较复杂的器件都支持JTAG协议,如ARM、DSP、FPGA器件等。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为测试模式选择、测

5、试时钟、测试数据输入和测试数据输出。JTAG测试允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能实现对各个器件分别测试。JTAG接口还常用于实现ISP(In-SystemProgrammable在系统编程)功能,如对FLASH器件进行编程等。通过JTAG接口,可对芯片内部的所有部件进行访问,因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准,即14针接口和20针接口。调试电路Jtag边界扫描测试是通过在芯片的每个I/O脚附加一个边界扫描单元(BSC,boundaryscancell)以及一些附加的测试控制逻辑实现的,BSC主要是由寄存器组成的

6、。每个I/O管脚都有一个BSC,每个BSC有两个数据通道:一个是测试数据通道,测试数据输入TDI(testdatainput)、测试数据输出TDO(testdataoutput);另一个是正常数据通道,正常数据输入NDI(normaldatainput)、正常数据输出NDO(normaldataoutput)TMS:JTAG测试模式选择。TDI:串行边界扫描输入数据;TDO:串行边界扫描输出数据;TRST:JTAG测试逻辑复位,低电平有效,当TRST输入为低电平时,芯片进入正常工作状态,JTAG测试逻辑无效在带IEEE1149标准的JTAG/ICE端口的任何ARM处理器中,TDI,T

7、DO,TMS和TCK是最少的引脚。除TDO引脚外的其他所有引脚内部均有大约10KR的上拉电阻。调试电路串口扩展S3C2410+电源电路+时钟电路+复位电路+JTAG接口电路可构成真正意义上的最小系统程序可运行于S3C2410内部的8KBRAM中程序大小有限,掉电后无法保存,只能通过JTAG接口调试程序印刷电路板设计注意事项印刷电路板的设计S3C2410的片内最高工作频率为203MHz,因此,在印刷电路板的设计过程中,应该遵循一些高频电路的设计基本原则,否则

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。