触发器和时序逻辑电路.ppt

《触发器和时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第8章触发器和时序逻辑电路8.1双稳态触发器8.4集成555定时器8.3计数器8.2寄存器第8章目录数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路组合逻辑电路的特点：只由逻辑门电路组成，它在某一时刻的输出状态仅由该时刻的输入信号状态决定。时序逻辑电路的特点：由逻辑门、触发器构成，它在某一时刻的输出状态不仅与该时刻的输入信号有关,还与电路原来的输出状态有关。时序逻辑电路中必须含有存储电路，以记录以前的状态——触发器。第8章概述触发器能存放一位二进制数或码的最简单的时序电路,是时序逻辑电路的基本单位。必须具有以下

2、功能1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1；2.在适当输入信号作用下，可从一种状态翻转到另一种状态；3.在输入信号取消后，能将获得的新状态保存下来。触发器的分类1、按电路结构分2、按功能分RSJKDTT'F三、逻辑功能描述方法1、真值表(功能表)2、特性方程3、波形图(时序图)与组合逻电路不同点：变量中含电路的现态Qn基本RS同步RS主从边沿描述电路的次态Qn+1与现态Qn及输入之间的关系式例如：基本RS触发器在输入改变时就触发翻转；同步触发器只在时钟CP信号处于有效电平状态才触发；主从触发器分两步触发

3、；边沿触发器只在时钟信号的跳变瞬间发生触发翻转。例：JK触发器根据J、K输入置0或置1；T触发器每个时钟到来时翻转一次.区别——状态变化过程不同8.1.1基本RS触发器&&RDSDQQ••(1)设SD=1，RD=0101010触发器有两个重要的特点：（1）触发器有两个可能的稳定工作状态（2）触发器具有记忆功能电路组成及工作原理Qn=1，Qn=0则Qn+1=0，Qn+1=18.1双稳态触发器第8章8.1&&RDSDQQ••011010(2)设SD=0，RD=1Qn=0，Qn=1则Qn+1=1，Qn+1=0&&RDSDQQ•

4、•111010(3)设SD=RD=1则Qn=Qn+1第8章8.1&&RDSDQQ••0011(4)SD=RD=0禁用110011111010100001010111000禁用001禁用SDRDQnQn+1特性表00不定，禁止SDRDQ简化特性表10001111不变第8章8.1SDRDQQ基本RS触发器符号8.1.2同步RS触发器&&ABQQRD&&RSDCDSCPCP：时钟脉冲未到，即CP=0时，C、D门被封锁，无论S、R端加什么信号它们输出全是1，触发器保持原来状态不变。时钟脉冲触发方式:电位触发在CP=1时,R、S的

5、变化才能引起触发器翻转。为正电位触发。第8章8.1(2)S=1，R=0，Qn+1=10&&RS•01010(3)S=0,R=1，Qn+1=0(4)S=R=1(1)S=R=0Qn=Qn+1禁用&&RDSDQQ••11010ABCDCPRDSDCPQQSR1符号第8章8.1&&ABQQRD&&RSDCDSCP000000111001101101000110110禁用111禁用SRQnQn+1特性表Qn10（当CP=1时）RD、SD不受CP控制，直接将触发器置1或置0。SD置1、RD置0，并低电平有效。第8章8.1000000

6、111001101101000110110禁用111禁用SRQnQn+1特性表Qn10Qn+1=S+RQn,SR=0SRQn000111100110010111禁止SRQn+1简化特性表00Qn010101特性方程第8章8.1CP例：初态Q=0，画出在CP作用下Q端的波形。SRQ不定禁止出现11不定，禁止SRQn+1特性表00Qn010101第8章8.1思考题:如何使同步RS触发器具有计数功能?计数功能要求：Qn+1=Qn&&ABQQRD&&RSDCDSCPCPQCQBQA0000111000111101001011

7、01012345678000计数器状态表存在的问题：空翻现象第8章8.1例：同步RS触发器波形图tOCPtOStORtOQabcdefgha段:CP=0,输出保持；b段:CP=1,触发器接受输入：S=1,R=0Q=1d段:S=0,R=1Q=0e段:CP=0,Q保持c段:S=0,R=0Q不变Q=1e段:CP=1,S=0,R=0Q保持g段:CP=1,S=1,R=0Q=1;S=0,R=0Q=1保持f段:CP=0,S=0,R=0Q保持h段:CP=0,Q保持动作特点：在CP＝1的全部时间里，S或R的变化都能引起触发器

8、输出端状态的改变CP=1时，若输入信号多次发生变化，则触发器状态多次发生翻转，因此其抗干扰能力差如S信号有一个小干扰（正脉冲），则Q翻转为1状态，不能保持0状态在CP为1期间出现的多次翻转现象称为空翻，抗干扰性差,是时序电路的一种险象8.1.3主从型JK触发器由两个同步RS触发器和一个非门构成。SRSDRDCQQSR