EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-09.3 D_A接口设计.ppt

《EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-09.3 D_A接口设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、D/A转换器概述D/A转换器输入的是数字量，经转换后输出的是模拟量。有关D/A转换器的技术性能指标很多，例如分辩率、建立时间、接口形式、偏移量误差以及线性度等等。D/A转换器有2大类：一类是在电子线路中使用，不带使能控制端口和控制端口，只有数字量输入和模拟量输出；另外一类带有使能控制端口，可以与微机直接连接。在本书电路板中采用后者中的DAC0832，以实现数字信号到模拟信号的转换，下面将重点介绍该芯片的结构及使用。9.3D/A接口设计DAC0832转换精度:8位;单电源供电:+5V～+15V;基准电

2、压:±10V；电流建立时间:1μS；工艺:CMOS;低功耗:20mW;封装:20引脚，DIPFPGA与DAC0832接口电路原理图FPGA与DAC0832接口电路设计P1_3～10向DAC0832的数据输入口（DI0~DI7）输送数据。P1_2提供DAC0832数据锁存允许控制信号ILE，高电平有效。P1_1提供DAC0832控制信号（CS:片选信号；），低电平有效。Iout1、Iout2、Rfb与运算放大器LM324完成电流/电压的转换DAC0832输出控制时序图DAC0832时序根据DAC083

3、2输出控制时序，利用接口电路图，通过改变输出数据设计一个锯齿波发生器。DAC0832是8位的D/A转换器，转换周期为1μs。锯齿波形数据可以由256个点构成，每个点的数据长度为8位。又因为FPGA的系统时钟为50MHz，必须对其进行分频处理,这里进行64分频，得到的锯齿波的频率为762.9Hz。DAC0832接口电路程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_ari

4、th.all;entityDAC0832isport(clk:instd_logic;--系统时钟rst:instd_logic;--复位信号ile:outstd_logic;--数据锁存允许信号cont:outstd_logic;--控制信号data_out:outstd_logic_vector(7downto0));--波形数据输出endDAC0832;接下页architecturebehavofDAC0832issignalq:integerrange0to63;--计数器signaldat

5、a:std_logic_vector(7downto0);--波形数据Beginprocess(clk)beginifrst='1'thenq<=0;--复位，对计数器q清零elsifclk'eventandclk='1'thenifq=63thenq<=0;--此IF语句对系统时钟进行64分频接下页ifdata="11111111"thendata<="00000000";elsedata<=data+1;endif;elseq<=q+1;endif;endif;endprocess;ile<='

6、1';cont<='0';data_out<=data;--ile、cont赋值；波形数据输出；endbehav;