EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-07.1 二进制振幅键控(ASK)调制器与解调器设计.ppt

EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-07.1 二进制振幅键控(ASK)调制器与解调器设计.ppt

ID:50021021

大小:128.50 KB

页数:20页

时间:2020-03-07

EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-07.1 二进制振幅键控(ASK)调制器与解调器设计.ppt_第1页
EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-07.1 二进制振幅键控(ASK)调制器与解调器设计.ppt_第2页
EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-07.1 二进制振幅键控(ASK)调制器与解调器设计.ppt_第3页
EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-07.1 二进制振幅键控(ASK)调制器与解调器设计.ppt_第4页
EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-07.1 二进制振幅键控(ASK)调制器与解调器设计.ppt_第5页
资源描述:

《EDA技术与CPLD FPGA开发应用简明教程 教学课件 作者 978--302-15639-07.1 二进制振幅键控(ASK)调制器与解调器设计.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、7.1二进制振幅键控(ASK)调制器与解调器设计7.2二进制频移键控(FSK)调制器与解调器设计7.3二进制相位键控(PSK)调制器与解调器设计7.4UART接口设计第7章FPGA在通信工程中实践应用教学目标教学重点教学过程第7章FPGA在通信工程中实践应用第7章FPGA在通信工程中实践应用教学目标了解FPGA在数据通信领域的具体应用实例掌握用VHDL语言设计二进制振幅键控(ASK)调制器与解调器掌握用VHDL语言设计二进制频移键控(FSK)调制器与解调器掌握用VHDL语言设计二进制相位键控(PSK)调制器与解调器了解用VHDL语言设计UART接口教学重点掌握用VHDL语言设计二进制振

2、幅键控(ASK)调制器与解调器掌握用VHDL语言设计二进制频移键控(FSK)调制器与解调器掌握用VHDL语言设计二进制相位键控(PSK)调制器与解调器第7章FPGA在通信工程中实践应用7.1二进制振幅键控(ASK)调制器与解调器设计数字信号对载波振幅调制称为振幅键控即ASK(Amplitude-ShiftKeying)。ASK有两种实现方法:1.相乘电路实现法2.键控法1.相乘电路实现法就是用乘法器基带信号与载波信号相乘就可以得到调制信号输出。乘法器用来进行频谱搬移,相乘后的信号通过带通滤波器滤除高频谐波和低频干扰。带通滤波器的输出是振幅键控信号。2.键控法键控法是产生ASK信号的另一

3、种方法。二元制ASK又称为通断控制(OOK)。最典型的实现方法是用一个电键来控制载波振荡器的输出而获得。(键控法产生ASK信号原理框图)ASK解调方法1.同步解调法2.包络解调法。1.同步解调接下页(设在一个码元持续时间T内,经过带通滤波后的接收信号和噪声电压为:其中是一个窄带高斯过程。根据窄带随机过程的性质,我们可以得到:接下页经过带通滤波器后的接收电压为:若没有噪声,上式简化为:ASK调制VHDL程序ASK调制方框图ASK调制电路符号ASK调制VHDL程序libraryieee;useieee.std_logic_arith.all;useieee.std_logic_1164.a

4、ll;useieee.std_logic_unsigned.all;entityASKisport(clk:instd_logic;--系统时钟start:instd_logic;--开始调制信号x:instd_logic;--基带信号y:outstd_logic);--调制信号endASK;architecturebehavofASKis接下页signalq:integerrange0to3;--分频计数器signalf:std_logic;--载波信号beginprocess(clk)beginifclk'eventandclk='1'thenifstart='0'thenq<=0

5、;elsifq<=1thenf<='1';q<=q+1;elsifq=3thenf<='0';q<=0;elsef<='0';q<=q+1;endif;endif;endprocess;y<=xandf;--对基带码进行调制endbehav;ASK解调电路符号ASK解调VHDL程序libraryieee;useieee.std_logic_arith.all;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityASK2isport(clk:instd_logic;--系统时钟start:instd_logic;

6、--同步信号x:instd_logic;--调制信号y:outstd_logic);--基带信号endASK2;architecturebehavofASK2issignalq:integerrange0to11;--计数器signalxx:std_logic;--寄存x信号电路符号接下页signalm:integerrange0to5;--计xx的脉冲数beginprocess(clk)--对系统时钟进行q分频,beginifclk'eventandclk='1'thenxx<=x;ifstart='0'thenq<=0;--if语句完成q的循环计数elsifq=11thenq<=0

7、;elseq<=q+1;endif;endif;endprocess;接下页process(xx,q)--此进程完成ASK解调beginifq=11thenm<=0;--m计数器清零elsifq=10thenifm<=3theny<='0elsey<='1';endif;elsifxx'eventandxx='1'thenm<=m+1;--计xx信号的脉冲个数endif;endprocess;endbehav;

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。