加法器、比较器.doc

《加法器、比较器.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《数字电子技术基础》（第五版）清华大学自动化系阎石王红第四章组合逻辑电路4.3.4加法器、半加器和全加器、串行进位加法器、超前进位加法器三、加法器的应用本节小结、1位加法器1•半加器，不考虑来自低位的进位，将两个1位的二进制数相加输输入出ABsco0000011010101101J3CO=ABr>(a)cocos5Jco(b)2•全加器：将两个1位二进制数及来自低位的进位相加（用与门和或门实现全加器）输入输出ABClsco0000000110010100110110010101011100111111s：=4-AiBjG_]4-CO：=AjBj+兄iBiS用与非门实现

2、全加器输入输出ABClsco0000000110010100110110010101011100111111Si=+4dC-i+=4・〃c_i+4EC_i+4§C_i+40C_i=4〃C_i•AiBici-i•4〃C_i•4〃C-iCO：=AiBi+4C-i+dC-i=Ad+AC_i+BjCij=A：B：•AC*•BC丄$AtBiCM用与或mm门实现全加器A.再取反得：&=&=AEC—i+A0C—1+4&C—1+4§C_iB.UnSo-e-&±13>-OS.C・=C・=M+ACt+ECt&三1J—oC.coA—2——sBcicicoCO1、多位加法器1・串行进位加法器

3、:优点：简单缺点：慢AzB2力0BqCOS3SiS2A3E3(C7),=(CO/Sj=At㊉Bj㊉(CI)z.(CO),=4妨+(4+BJ(C7)jG：二AB进位传递条件G=AQ+（4㊉目d+阿2.并行进位加法器（超前进位加法器）S：=Ai㊉Bj㊉G_]=用㊉G_iIs°=C㊉c°_iCo=g°+PqCq_{IF—㊉C°C]=G]+P}C0=G]+占G°+P^PqCq^S=马㊉G[c2=g?+P2C{=G2+p2g{+场片Go+A^i^oQ-i[S3=乙㊉C2[C3=G3+P3C2=G3+P3G2+P3P2G{+P3P2PG0+乙笃W)Co_i4位超前进位加法弱74L

4、S2838△ft□超集前成疔井—位进加制器他???T????161514131211109)74LS28312345678VccB?A2S2禺A3S3C3VDDB3C3S3S2S]SqCo-i161514131211109SiB]AiSoBqAqC0_iGND)400812345678A3B2人2BlAl*0AoUssTTL加法器74LS283引脚图CMOS加法器4008引脚图加法器的级连S15S14S13S12SiiSioSgSgS7S6S5S4^15^12^15^12旳1〜血B]i〜B8A7M4〜B4念~人0〃3~坯S3S2S1S0~~~Q-i4位加法器•一o三加

5、法器的应用例仁将8421BCD的码转换为余3码Y^J.Y^DCBA+0011输入输出DcBAY3Y2Y1YO00000011000101000010010100110110010001110101100001101001011110101000101110011100A.一orocorado>>>74LS2830P30c一:3210y^yY丫DcBAo例厶二•十进制加法器•^件*C—C3+S3S2+S3S]8421BCD输岀被加数加数例3二进制并行加法/减法器被加数/被减数加数/减数加减控制C(M=O时，B㊉0=B,电路执行A+B屯算；当Co-i=l时，B©1=B,电

6、路执行A—B=A+B运算。本节小结能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。翁邑对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求彳导和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为加法器。按照进位方式的不同,加法器分为串彳亍进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂O来设计代码转换电路、二进制减法器和十进制加法器等。加法器除用来实现两个二进制数相加夕卜，还可用作业：P214题4.25>4.26>2.27《数字电子技术基础》（第五版）清华大学自动

7、化系阎石王红第四章组合逻辑电路4.3.4数值比较器1位数值比较器二4位数值比较器三数值比较器的位数扩展本节小结比较器血来完成两个二进制数的大小比较的逻辑!各称为数值段较器，简称比较器。■■■厂1位数值比较器设A〉B时厶=1；AB)L2(A<5)00001010101010011001辑表达式厶=AB