数字逻辑电路课件课件 w7.2脉冲异步时序电路设计.ppt

数字逻辑电路课件课件 w7.2脉冲异步时序电路设计.ppt

ID:48054487

大小:501.00 KB

页数:30页

时间:2020-01-12

数字逻辑电路课件课件 w7.2脉冲异步时序电路设计.ppt_第1页
数字逻辑电路课件课件 w7.2脉冲异步时序电路设计.ppt_第2页
数字逻辑电路课件课件 w7.2脉冲异步时序电路设计.ppt_第3页
数字逻辑电路课件课件 w7.2脉冲异步时序电路设计.ppt_第4页
数字逻辑电路课件课件 w7.2脉冲异步时序电路设计.ppt_第5页
资源描述:

《数字逻辑电路课件课件 w7.2脉冲异步时序电路设计.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、7.2脉冲异步时序逻辑电路的设计设计方法与同步时序逻辑电路相似,但如果触发器有时钟控制端的话应将其作为激励来考虑,并注意脉冲异步时序电路对输入脉冲的两个限制条件。例:设计一个“X1-X2-X2”脉冲序列检测器。它有两个脉冲输入端X1和X2,输出为Z。要求X1和X2不能同时出现在输入端,当输入脉冲序列为“X1-X2-X2”时,产生一个输出脉冲Z,其脉冲宽度与X2相同。解:(1)作原始状态表和原始状态图.ACDBX2/0X2/1X1/0X1/0X2/0X1/0X1/0X2/0QnQn+1/ZX1X2AB/0A/0BB/0C/0CB/0D/1DB/0D/0(2)状态化简QnQn+

2、1/ZX1X2AB/0A/0BB/0C/0CB/0A/1QnQn+1/ZX1X21000/010/00000/001/00100/010/1(3)状态分配根据状态分配的基本原则,得到A=10,B=00,C=01。将时钟控制端当作激励端来看.故可得以下D触发器的激励表:QnQn+1CPDQnQn+1CPD00d00111101011d1110d10100111000d设计时将D触发器的特征方程写为:Qn+1=DCP(4)选择触发器,确定激励函数和输出函数X2X1ZD1CP1D0CP0000001101100011011000dd0d0d0ddd0d0d0dd010001101

3、1000000dd000dd0d001ddd001d0dd1000011011011010dd010dd011d0dd1101d0dd000111100000d00100d111dddd1001d0X2X1Q1Q0CP1000111100000d10101d111dddd1000d0X2X1Q1Q0CP00001111000dddd01ddd111dddd10d0ddX2X1Q1Q0D10001111000ddd101d0d011dddd10ddddX2X1Q1Q0D0000111100000d00100d111dddd1000d0X2X1Q1Q0Z激励方程和输出方程:(5

4、)画逻辑电路图Q0Q1X2X1&&&D1CP1&&&D0CP0&&Z例:设计一个脉冲异步时序电路,该电路有3个输入端x1,x2和x3,一个输出端Z。当且仅当电路接收的输入脉冲序列为x1-x2-x3时,输出Z由0变成为1,仅当又出现一个x2脉冲时,输出Z才由1变为0。典型的输入、输出波形如图所示x1x2x3Z解:用Moore电路实现建立原始状态图和状态表A/0B/0D/1C/0x1x2x3x2x2x1x3x2x3x1x1x3由观察法可见该表已是最简状态表,无需再化简。现态y次态y(n+1)x1x2ABCD输出Z0001x3BBBDACAAAADD状态分配:由原则1得AB,AC

5、,CD,BC,AD应相邻。由原则2得AB,AC,BC,AD应相邻。由原则3得AB,AC,BC应相邻。由原则4得A为逻辑0。y2y101ADCB01现态y次态y(n+1)x1x2ABCD输出Z0001x3BBBDACAAAADD现态y2y1次态y2(n+1)y1(n+1)x1x200011110输出Z0001x3010101100011000000001010二进制状态表y2y101ADCB01确定激励函数和输出函数表达式D2x1x2x3y2y1100010d01000010011110dd00dd0dCP2x1x2x3y2y11000100d1d00010011110001

6、10010x1x2x3y2y11000101dd10001001111000d0000dD1CP1x1x2x3y2y1100010100d00010011110d1011dd0现态y2y1次态x1x200011110输出Z0001x3010101100011000000001010状态表注:化简只能在指定列中进行。D1=x1CP1=x1y2+x2y2+x3由上面的卡诺图,可得D2=x2y2y1CP2=x1y1+x2Z=y2y1&&&&&11x1x2x3D2D1Zy2y1CP2CP1画出逻辑电路图:设计一个二位二进制加/减计数器。电路有一条输入线Y用于计数脉冲的输入,另一

7、条输入线M加电平控制信号。当M=0时,进行加法计数;当M=1时,进行减法计数。解:(1)作原始状态图和原始状态表。BACDY0Y0Y0Y0Y1Y1Y1Y1QnQn+1/ZYM=10YM=11ABDBCACDBDACQnQn+1/ZYM=10YM=11000111011000110001101101QnQn+1/ZYM=10YM=11ABDBCACDBDAC(2)状态分配状态分配如下:A=00,B=01,C=10和D=11(3)选择触发器和确定控制(激励)函数。YMD1CP1D0CP01010101011111111

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。