数字逻辑电路课件课件 w7.1异步时序电路分析().ppt

数字逻辑电路课件课件 w7.1异步时序电路分析().ppt

ID:48185636

大小:300.50 KB

页数:29页

时间:2020-01-16

数字逻辑电路课件课件 w7.1异步时序电路分析().ppt_第1页
数字逻辑电路课件课件 w7.1异步时序电路分析().ppt_第2页
数字逻辑电路课件课件 w7.1异步时序电路分析().ppt_第3页
数字逻辑电路课件课件 w7.1异步时序电路分析().ppt_第4页
数字逻辑电路课件课件 w7.1异步时序电路分析().ppt_第5页
资源描述:

《数字逻辑电路课件课件 w7.1异步时序电路分析().ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第七章异步时序逻辑电路异步时序逻辑电路的特点及模型1.同步时序逻辑电路的特点各触发器的时钟端全部连接在一起,并接在系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的。2.异步时序逻辑电路的特点电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件;电路中没有统一的时钟;电路状态的改变由外部输入的变化直接引起。组合逻辑触发器触发器x1Z1y1Y1YryrxnZm存储电路组合逻辑延迟元件x1Z1y1Y1YryrxnZm存储电路延迟元件根据外部输

2、入是脉冲信号还是电平信号,可将异步时序逻辑电路分为脉冲异步时序电路和电平异步时序电路。对输入脉冲信号的两点限制:在两个或两个以上的输入线上不允许同时出现脉冲信号;第二个输入脉冲的到达,必须在第一个输入脉冲所引起的整个电路响应结束之后。7.1脉冲异步时序逻辑电路的分析分析方法基本上与同步时序逻辑电路相似,只是要注意触发器时钟端的输入情况。在同步时序电路中,时钟端的输入仅为“时间”。分析步骤如下:(1)写出电路的输出函数和激励函数表达式。(2)列出电路的状态转移真值表或写出次态方程组。(3)作状态表和状态图。(4)画出时间图和用文字描述电路的逻辑功能。从分析步骤来看,异步时序

3、电路的分析与同步时序电路分析相同,但是每一步实施时又有所不同。下面通过例子介绍脉冲异步时序电路的分析方法。例:分析下图所示的脉冲异步时序逻辑电路zx2xCP2D2&&y1y2CP1D1解:写出输出函数和激励函数表达式Z=xy2y1D2=y2CP2=xy1D1=y2CP1=x现态y2y10011输入x次态y2(n+1)y1(n+1)0110输出Z0001激励函数CP2D2CP1D11111010111001100111111000101作状态转移真值表:Z=xy2y1D2=y2CP2=xy1D1=y2CP1=x作状态表和状态图:根据转移真值表可作出状态图.11000/00/

4、00/01/001100/01/01/11/0画时间图和说明电路功能:(略)该电路是一个三进制计数器.例:分析下图所示的脉冲异步时序逻辑电路zx2x1RS&&&yy作状态转移真值表解:写出输出函数和激励函数表达式Z=x1yS=x1yR=x2y现态y0101输入x1x2次态y(n+1)1100输出Z0100激励函数RS0100001010100101注意转移真值表中x1,x2取值的意义和组合情况。RS00011011Q(n+1)Q(n)10dZ=x1yS=x1yR=x2y作状态表和状态图根据转移真值表可作出下列状态表和状态图现态y次态/输出(y(n+1)/Z)x1011/0

5、1/1x20/00/010x1/0x2/0x2/0x1/1画时间图和说明电路功能x1x2yZ该电路当连续输入两个或多个x1脉冲时,输出一个或多个脉冲,其它情况下输出为0。它是一个x1脉冲检测器。例:试分析下图所示的脉冲型异步时序逻辑电路。ZQ0XJ0CP0K0J1CP1K1&&Q1&解:(1)求输出函数和控制函数:Z=Q1J0=K0=1J1=1K1=1CP0=XCP1=输入输出Q1Q0XZ000110111111001101100000将Ji、Ki带入JK触发器的特征方程中,可求得:(2)求次态方程组:脉冲型异步时序逻辑电路的JK触发器的特征方程为:由次态方程组,可以求得

6、状态转移真值表:(3)作状态表和状态图Q1Q0X=0X=10000/001/00101/010/01111/000/11010/000/1111100/001/011/110/14)功能描述由上述分析可知,MOD3异步二进制计数器。例:分析下图所示的脉冲异步时序电路CP2x(CP1)Q1zK3CJ3K1CJ1K2CJ2CP3&Q2Q3“1”解:写出输出函数和激励函数表达式注意各触发器的跳变时刻Z=Q1Q2Q3xJ1=K1=1,CP1=xJ2=K2=1,CP2=Q1J3=K3=1,CP3=Q2该式表明当CP为逻辑1时,触发器的状态才能发生变化,而只有当时钟出现有效跳变时,C

7、P才为逻辑1。写出电路的状态方程Q(n+1)=(JQ+KQ)CPJ-K触发器的次态方程为Z=Q1Q2Q3xJ1=K1=1,CP1=xJ2=K2=1,CP2=Q1Q1n+1J3=K3=1,CP3=Q2Q2n+1将3个触发器的激励函数代入触发器的次态方程,得Q1(n+1)=(J1Q1+K1Q1)CP=Q1xQ2(n+1)=(J2Q2+K2Q2)CP=Q2Q1Q1n+1Q3(n+1)=(J3Q3+K3Q3)CP=Q3Q2Q2n+1作状态表和状态图高位触发器次态不仅与触发器的现态有关,而且与触发器的次态有关。在填写状态时,通常要由低位

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。