FPGA设计的秒表设计实验报告

《FPGA设计的秒表设计实验报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、....《FPGA原理及应用》实验报告书（7）题目秒表设计学院专业姓名学号指导教师2015年10-12月可编辑....一、实验目的掌握小型电路系统的FPGA设计法。二、实验内容用文本法结合原理图的方法设计一个秒表，并在实验箱上进行验证。秒表基本功能要求如下：(1)要求设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。(2)要求设置启/停开关。当按下启/停开关后，将启动秒表并开始计时，当再按一下启/停开关时，将终止秒表的计时操

2、作。(3)要求计时精确度大于0.01秒。要求设计的计时器能够显示分(2位)、秒（2位）、0.1秒（1位）的时间。(4)要求秒表的最长计时时间为1小时。要求外部时钟频率尽量高，分频后再给秒表电路使用。三、实验条件1、开发软件：QuartusⅡ2、实验设备：KX_DN8EDS实验开发系统3、拟用芯片：EP3C55F484C8四、实验设计1、六进制计数器仿真波形可编辑....2、十进制计数器3、分频计4、七段数码管译码器可编辑....5、100进制原理图6、60进制原理图7、秒表原理图可编辑....8、管脚锁定新建好工程文件，芯片选择Cy

3、cloneⅢ下面的EP3C55F484C8系列。然后锁定引脚：选择Assignments→AssignmentsEditor命令。可编辑....9、编译文件下载将编译产生的SOF格式配置文件下载进FPGA中。10、FPGA实验箱接线在KX-EDA40A++实验箱上进行连线，分配J4,J5的引脚，输入CLK（PIN_接到时钟信号,输入的EN,RST接到电平开关L1，L2。五、实验总结经过本次实验，我对QuartusⅡ的使用认识更加深刻，对FPGA技术有了更深层次的认识，有助于我对以后的电子电路设计有极大帮助。1.若不给自己设限，则人生

4、中就没有限制你发挥的藩篱。2.若不是心宽似海，哪有人生风平浪静。在纷杂的尘世里，为自己留下一片纯静的心灵空间，不管是潮起潮落，也不管是阴晴圆缺，你都可以免去浮躁，义无反顾，勇往直前，轻松自如地走好人生路上的每一步3.花一些时间，总会看清一些事。用一些事情，总会看清一些人。有时候觉得自己像个神经病。既纠结了自己，又打扰了别人。努力过后，才知道许多事情，坚持坚持，就过来了。4.岁月是无情的，假如你丢给它的是一片空白，它还给你的也是一片空白。岁月是有情的，假如你奉献给她的是一些色彩，它奉献给你的也是一些色彩。你必须努力，当有一天蓦然回首时

5、，你的回忆里才会多一些色彩斑斓，少一些苍白无力。只有你自己才能把岁月描画成一幅难以忘怀的人生画卷。可编辑