fpga设计的秒表设计实验报告

fpga设计的秒表设计实验报告

ID:23574862

大小:235.04 KB

页数:6页

时间:2018-11-09

fpga设计的秒表设计实验报告_第1页
fpga设计的秒表设计实验报告_第2页
fpga设计的秒表设计实验报告_第3页
fpga设计的秒表设计实验报告_第4页
fpga设计的秒表设计实验报告_第5页
资源描述:

《fpga设计的秒表设计实验报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、《FPGA原理及应用》实验报告书(7)题目秒表设计学院专业姓名学号指导教师2015年10-12月一、实验目的掌握小型电路系统的FPGA设计法。二、实验内容用文本法结合原理图的方法设计一个秒表,并在实验箱上进行验证。秒表基本功能要求如下:(1)要求设置复位开关。当按下复位开关时,秒表清零并做好计时准备。在任何情况下只要按下复位开关,秒表都要无条件地进行复位操作,即使是在计时过程中也要无条件地进行清零操作。(2)要求设置启/停开关。当按下启/停开关后,将启动秒表并开始计时,当再按一下启/停开关时,将终止秒表的计时操作。(3)要求计时精确度大于0.0

2、1秒。要求设计的计时器能够显示分(2位)、秒(2位)、0.1秒(1位)的时间。(4)要求秒表的最长计时时间为1小时。要求外部时钟频率尽量高,分频后再给秒表电路使用。三、实验条件1、开发软件:QuartusⅡ2、实验设备:KX_DN8EDS实验开发系统3、拟用芯片:EP3C55F484C8四、实验设计1、六进制计数器仿真波形2、十进制计数器3、分频计4、七段数码管译码器5、100进制原理图6、60进制原理图7、秒表原理图8、管脚锁定新建好工程文件,芯片选择CycloneⅢ下面的EP3C55F484C8系列。然后锁定引脚:选择Assignments

3、→AssignmentsEditor命令。9、编译文件下载将编译产生的SOF格式配置文件下载进FPGA中。10、FPGA实验箱接线在KX-EDA40A++实验箱上进行连线,分配J4,J5的引脚,输入CLK(PIN_接到时钟信号,输入的EN,RST接到电平开关L1,L2。五、实验总结经过本次实验,我对QuartusⅡ的使用认识更加深刻,对FPGA技术有了更深层次的认识,有助于我对以后的电子电路设计有极大帮助。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。