DC逻辑综合使用流程

DC逻辑综合使用流程

ID:44714011

大小:343.50 KB

页数:14页

时间:2019-10-25

DC逻辑综合使用流程_第1页
DC逻辑综合使用流程_第2页
DC逻辑综合使用流程_第3页
DC逻辑综合使用流程_第4页
DC逻辑综合使用流程_第5页
资源描述:

《DC逻辑综合使用流程》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、DC逻辑综合使用流程vlsi设计中心806凌金1、启动软件:新开一个terminal窗口,输入命令:design_vision,回车即可开启图形界面,进入图形界面后可通过菜单、对话框等来实现DC的功能,相关的命令操作同样可以使用。1、指定相关库文件及路径“File>Setup”打开下图所示对话框Search_path指定了搜索路径,点击右侧按钮进入如图所示对话框点击add添加库文件所在路径。Target_library为逻辑综合的目标库,由代工厂提供的*.db文件,用相似的方法添加所需库文件。Link_library是链接库,一般和目标库相同注:“*”

2、这一项要保留,否则链接时会出错,该项指示DC在链接时首先搜索内存中的内容。Symble_library为指定的符号库,一般为*.sdb文件,与单元的库文件对应。1、设计读入“File>Read”读入设计文件,用此方式读入时在此处不用指定顶层文件,但读入后应马上指明设计的顶层名。通过左侧的窗口可以观察设计的层次4、链接“File>LinkDesign”在弹出对话框中点击“ok”即可完成链接。其执行的相关信息可从命令框中可查看5、实例唯一化当设计中有某个子模块被多次调用时就需要进行实例唯一化,实例唯一化就是将同一个子模块的多个实例生成为多个不同的子设计的过

3、程。之所以要进行实例唯一化是因为DC在逻辑综合时可能使用不同的电路形式来实现同一个子模块的不同实例,从而这些实例在DC看来是不同的设计(尽管其调用的子模块代码和功能完全相同)。实现方法:“Hierarchy>Uniquify>Hierarchy”在弹出对话框中默认点击“ok”即可,命令框中将显示“design_vision-t>uniquify”。若选中“instancestoberenamedevenifuniqueorassigneddon’t_touch”则会强制将所调用的模块从新命名,此时命令框中显示“design_vision-t>uniqu

4、ify–force”。6、设置电路的工作环境“Attributes>OperatingEnvironment>Operatingconditions”选折相应的库和其对应的条件点击“Apply”添加,添加完成后点击“ok”关闭对话框。7、设置连线负载“Attributes>OperatingEnvironment>WireLoad”本实例中所用的库有两种连线负载模式“TOP对应上图TB60C”和“Macro对应MB60C_*”8、设置输出负载点击工具栏中“芯片样式”的图标开启符号窗口,选中要设置的输出引脚(可多选),然后点击“Attributes>Op

5、eratingEnvironment>Load”打开设置对话框进行设置。默认电容单位为pf9、设置输入驱动方法与上类似,选折需要设置的输入引脚“Attributes>OperatingEnvironment>DriveStrength”打开设置对话框进行相应的设置。由于通常情况下,设计的时钟端由驱动能力很大的单元或树形缓冲来驱动,所以可以将其驱动能力设为无穷大,即将其阻抗设为0。如本设计中时钟端口名称为“DCLK”,则只需在命令窗口中输入“set_drive0DCLK”即可。复位端口一般也做相同的处理。10、创建时钟选中时钟端口如本设计中的“DCLK”

6、,“Attributes>SpecifyClock”打开设置框分别填入周期、上升时刻、下降时刻后点击“Apply”,便可在下面窗口中看到时钟波形。如图生成的是一个周期为25占空比为1:1的时钟。默认时钟单位为“ns”。由于时钟端口的负载很大,DC会使用Buffer来增加其驱动能力。但一般设计者都使用布局布线工具来完成此项工作,所以有必要指示DC不要对时钟网络进行修改,可以选中上图中“Don’ttouchnetwork”进行设置。11、设置输入延时选中需要设置的输入端口(可多选)“Attributes>OperatingEnvironment>Input

7、Delay”进行相应设置后点击“OK”12、设置输出延时“Attributes>OperatingEnvironment>OutputDelay”设置方式与inputdelay完全类似。如果是从寄存器直接输出,则可以不设置输出延时,因为触发器的输出延时基本是固定的。13、设置面积约束“Attributes>OptimizationConstraints>DesignConstraints”在Maxarea中填入0,这样能够尽可能的对面积进行优化。然后点击“ok”14、逻辑综合完成以上基本设定之后便可以对设计进行逻辑综合“Design>CompileDe

8、sign”选折默认设置,点击“ok”15、查看综合结果等综合完毕之后,可以从“Design>R

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。