时序逻辑电路的分析方法(新)

时序逻辑电路的分析方法(新)

ID:43977876

大小:2.37 MB

页数:39页

时间:2019-10-17

时序逻辑电路的分析方法(新)_第1页
时序逻辑电路的分析方法(新)_第2页
时序逻辑电路的分析方法(新)_第3页
时序逻辑电路的分析方法(新)_第4页
时序逻辑电路的分析方法(新)_第5页
资源描述:

《时序逻辑电路的分析方法(新)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章时序逻辑电路5-1概述5-2时序逻辑电路的分析方法5-3若干常用的时序逻辑电路§5-4时序逻辑电路的设计方法§5-1概述反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端,与输入信号一起共同决定电路的输出。时序逻辑电路的特点1、功能特点而且取决于上一个时刻的输出状态。包含组合逻辑电路和存储电路;包含反馈电路。任一时刻的输出信号不仅取决于此时刻的输入信号,2、电路特点§5-2时序逻辑电路的分析方法重点讲同步时序逻辑电路的分析方法。同步时序电路:构成电路的每块触发器的时钟脉冲来自同一个脉冲源,同时作用在每块触发器上。异步时序电路:构成电路的每块触发器的时钟脉冲来自不同的脉冲源,作用在每块

2、触发器上的时间也不一定相同。一、同步时序逻辑电路的分析步骤1、写输出方程2、写驱动方程3、写状态方程4、填状态转换表5、画状态转换图6、画时序波形图7、分析其功能8、检查自启动二、举例试分析下图时序电路的逻辑功能。解:1)输出方程Y=Q3Q22)驱动方程J3=Q2Q1;J1=Q3Q2;K2=Q3Q13)状态方程=Q3Q2Q1=Q2Q1+Q3Q2Q1=Q3Q2Q1+Q3Q2Q1n+1=J1Q1+K1Q1Q2n+1=J2Q2+K2Q2Q3n+1=J3Q3+K3Q3K1=1J2=Q1;K3=Q2=(Q3+Q2)Q1Q3Q2Q1YCP1J1K1J1K1J1K&1&Q3Q2Q1C1C1C14)状态转换表

3、Q1n+1Q2n+1Q3n+1=Q2Q1+Q3Q2Q1=Q3Q2Q1+Q3Q2=(Q3+Q2)Q1Y=Q3Q2CP的顺序Q3Q2Q1Y设:0000设:0111则:1000则:100120103011410051016110000000170000已知:5)状态转换图000001010011100101110111/0/1Q3Q2Q1/Y/0/0/0/0/0/16)时序图CPtQ3tYtQ2t7、分析电路的功能8、检查自启动由状态转换表知,此电路能自启动。1234567Q1t随CP的输入,电路循环输出七个稳定状态,所以是七进制计数器。Y端的输出是此七进制计数器的进位脉冲。110000§5-3若干

4、常用的时序逻辑电路5-3-1寄存器和移位寄存器5-3-2计数器5-3-3顺序脉冲发生器5.3.1寄存器和移位寄存器一、寄存器(用四块D触发器构成)若输入:100100001、电路结构存入:10012、工作原理存数指令CPQ0Q1Q2Q3DADBDCDD1DR1DR1DR1DRRD二、移位寄存器1、左移位电路组成(从Q3向Q0移)1DC1FF3Q31DC1FF2Q21DC1FF1Q11DC1FF0Q0DILQ3端是串行输出端;DIL是左移数据输入端;CPQ0Q1Q2Q3端是并行输出端。2、工作过程例如:要移入DADBDCDD左移状态表Q0Q1Q2Q3DILCP顺序DAQ2Q3DADBQ3DADB

5、DCDADBDCDDDA1DB2DC3DD4Q3Q2Q14、集成移位寄存器74LS194功能表:RDS1S0工作状态0xx清零100保持101右移(向QD移)111并行输入110左移(向QA移)101111111111111234向右移举例:110100100010Q0Q1Q2Q3CPS1S074LS194RDD0D1D2D3DIRDIL1234作业P300题5.15.45-3-2计数器计数器同步异步二进制十进制任意进制二进制十进制任意进制加法,减法,可逆加法,减法,可逆加法计数器:随cp的输入,电路递增计数减法计数器:随cp的输入,电路递减计数可逆计数器:随cp的输入,电路可增可减计数一、同

6、步计数器(一)同步二进制计数器1、同步二进制加法计数器CPT0=1Q0T1Q1T2Q2CQ3T3&&C11NC11NC11NC11N&T0=1;T1=Q0;T2=Q1Q0;T3=Q2Q1Q0C=Q3Q2Q1Q0(2)驱动方程(1)输出方程(四块T触发器组成)已知:T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0C=Q3Q2Q1Q0(3)时序波形图Q0tQ1tQ2tQ3t12345678910111213141516CPtCt(4)状态转换情况(在波形图上读)0000000100100011010011101111100001110(5)分析功能这是十六进制计数器,2、集成四位二进制加法计数器

7、74LS161Q1、Q2、Q3端分别为四分频、八分频和十六分频端。Q0端为二分频端。则,Q0端输出脉冲的频率为1/2f若CP的频率为f计数器的另一个作用是分频:同理:Q3Q2Q1Q0CCPEPET74LS161RDLDD3D2D1D0逻辑符号CP:时钟输入端EP、ET:功能转换端C:进位输出端RD:复位端LD:预置数的控制端D3D2D1D0:预置数的输入端也是四位二进制加法计数器计数容量为24-1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。