时序逻辑电路的分析

时序逻辑电路的分析

ID:42918074

大小:2.73 MB

页数:130页

时间:2019-09-25

时序逻辑电路的分析_第1页
时序逻辑电路的分析_第2页
时序逻辑电路的分析_第3页
时序逻辑电路的分析_第4页
时序逻辑电路的分析_第5页
资源描述:

《时序逻辑电路的分析》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、6.1时序逻辑电路的分析6.1.1时序逻辑电路的分析步骤6.1.2寄存器、移位寄存器6.1.3同步计数器6.1.4异步计数器6.1.1时序逻辑电路的分析步骤1.根据给定的时序逻辑电路,写出存储电路(如触发器)的驱动方程(输入信号的逻辑表达式)。2.写出存储电路的状态转移方程,并根据输出电路,写出输出函数表达式。3.由状态转移方程和输出函数表达式,列出状态转移表,或画出状态转移图。4.画工作波形图(时序图)。5.归纳时序逻辑电路的逻辑功能。1J1K1Q1Q1C1&1J1K2Q2Q2C1&1J1K3Q3Q3C1&&&图6

2、-1-1例6-1逻辑图CPZ例6-1分析如图6-2-1所示的同步时序逻辑电路。解(1)写出各级触发器的驱动方程(激励函数)(2)根据驱动方程和触发器特征方程,写出各级触发器的状态转移方程;写出输出表达式。状态转移方程:输出方程:各触发器在驱动方程和时钟的驱动下的状态转移情况,就是电路的状态转移情况,分析时序电路的逻辑功能,就是要从电路的状态转移情况中找出变化的规律,进行归纳和总结。(3)列写状态转移表,画出状态转移图001011010000101110111100/0/1/0/0/0/1/0/0Q3Q2Q1/Z图6-

3、1-2例6-1电路状态转移图00011001100111偏离状态100010150101110401100103001001120011001100010000Z序号表6-1-1例6-1状态转移表(4)画工作波形图(5)功能归纳每经过6个脉冲,电路状态循环一次,且输出一个高电平。该时序逻辑电路是6分频器。Q3ZCP图6-1-3例6-1工作波形Q2Q100000001001100101010110100001D4Q4C11DQQC1D1存数指令图6-1-41位数寄存单元D4图6-1-54位数码寄存器1D1Q1C1D11

4、D2Q2C1D21D3Q3C1D3CP1.数码寄存器数码寄存器是能够存放二进制数码的电路。由于触发器具有记忆功能,因此可以作为数码寄存器电路。图6-1-4和图6-1-5分别为由D触发器构成的1位和4位数码寄存器。6.1.2寄存器、移位寄存器图6-1-6左移移位寄存器1D4Q4C11D3Q3C11D2Q2C11D1Q1C1vI移存脉冲CP2.移位寄存器具有移位(左移、右移、双向)功能的寄存器。在移存脉冲的作用下,第i-1级触发器的状态存入到第i级触发器,实现了数码向左逐位移存。1D4C1&&≥11D3C1&&≥11D2

5、C1&&≥11D1Q4Q3Q2Q1C1&&≥11移存脉冲CP右移输入A控制M左移输入B图6-1-7双向移位寄存器M=0:左移;M=1:右移1D4Q4C1图6-1-8五单位信息串-并行转换逻辑图1D1Q1C11D2Q2C11D3Q3C11D5Q5C1&&&&&D5D4D3D2D1移存脉冲CP串行输入并行输出指令(1)实现数码串-并行转换a.串行转换成并行所谓五单位信息,是由5位二进制数码组成一个信息的代码。电路中的移存脉冲与代码的码元同步,并行读出脉冲必须在经过5个移存脉冲后出现,并且与移存脉冲出现的时间互相错开。假设

6、串行输入五单位数码为(10011)(左边先入)。在移存脉冲作用下,5位移位寄存器的状态变化情况如下:10011并出100115-10014--1003---102----11-----0Q5Q4Q3Q2Q1序号表6-1-2串-并行转换波状态表100111001D5D4D3D2D1图6-1-9串-并行转换波形举例并行输出移存脉冲Q1Q2Q3Q4Q5b.并行转换成串行1D1C11D21D31D4Q1Q2Q3Q4CP图6-1-10并入串出逻辑图&DI1&1&&&&&1D5Q5&&RDDI2DI3DI4DI5并行取样MRC1

7、RC1RC1RC1R串出序号Q1Q2Q3Q4Q5000000清零111001并入201100串出300110400011500001610101并入701010串出8001019000101000001表6-1-3五单位数码并行转换成串行的状态转移情况清零→取样(并入)→串出→取样(并入)→串出······0001Q1Q2Q3Q4Q5图6-1-11并-串转换波形举例12345678910D11D12D13D14D151001111011CP并行取样RD0101并行取样脉冲与移存脉冲之间必须满足关系:其中fCP为移存脉

8、冲频率,fSA为并行取样脉冲频率,n为触发器个数。并行取样脉冲的宽度应大于移存脉冲的宽度。(2)移位寄存器用于脉冲节拍延迟当移位寄存器串行输入、串行输出时,输出信号比输入信号延迟了n个移存脉冲周期,起到了节拍延迟的作用。延迟时间为(4)移位寄存器实现乘法或除法运算。100二进制数 41000二进制数 8左移补零,乘以2其中TCP为移存脉冲的周期

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。