15异步时序电路分析

《15异步时序电路分析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、6.4异步时序逻辑电路的分析一.异步时序逻辑电路的分析方法：分析步骤:3.确定电路的逻辑功能。2.列出状态转换表或画出状态图和波形图；1.写出下列各逻辑方程式：b)触发器的激励方程；c)输出方程d)状态方程a)时钟方程（1）分析状态转换时必须考虑各触发器的时钟信号作用情况有作用，则令cpn=1；否则cpn=0根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发器则保持原有状态不变。（2）每一次状态转换必须从输入信号所能触发的第一个触发器开始逐级确定（3）每一次状态转换都有一定的时间延迟同步时序电路的所有触发器是同时转换状态的，与之不同，异步时序电路各个触

2、发器之间的状态转换存在一定的延迟，也就是说，从现态Sn到次态Sn+1的转换过程中有一段“不稳定”的时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即次态Sn+1。注意:例1分析如图所示异步电路1.写出电路方程式①时钟方程②输出方程③激励方程CP0=CLK④求电路状态方程触发器如有时钟脉冲的上升沿作用时，其状态变化；如无时钟脉冲上升沿作用时，其状态不变。CP1=Q0二.异步时序逻辑电路的分析举例3.列状态表、画状态图、波形图00CP0CP1Q0Q1CP11110x11010010x00011(

3、X----无触发沿,----有触发沿)根据状态图和具体触发器的传输延迟时间tpLH和tpHL，可以画出时序图4.逻辑功能分析该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。例2分析如图所示异步时序逻辑电路.状态方程时钟方程解(1)列出各逻辑方程组(2)列出状态表110100010010110100100100000cp0cp1cp2110001111010001011100001101000001001001111110（CP=0表示无时钟下降沿，CP=1表示有时钟下降沿）电路是一个异步五进制加计数电路。(4)逻辑

4、功能分析(3)画出状态图