VHDL语言程序的基本结构(夏益民)

VHDL语言程序的基本结构(夏益民)

ID:41364357

大小:331.50 KB

页数:85页

时间:2019-08-23

VHDL语言程序的基本结构(夏益民)_第1页
VHDL语言程序的基本结构(夏益民)_第2页
VHDL语言程序的基本结构(夏益民)_第3页
VHDL语言程序的基本结构(夏益民)_第4页
VHDL语言程序的基本结构(夏益民)_第5页
资源描述:

《VHDL语言程序的基本结构(夏益民)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、VHDL语言语法基础VHDL入门例:2选1选择器设计abmux21ysLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALLENTITYmux21ISPORT(a,b:INSTD_LOGIC;s:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDmux21;ARCHITECTUREoneOFmux21ISBEGINy<=aWHENs=‘0’ELSEbWHENS=‘1’;ENDone;IEEE库使用说明器件mux21的外部接口信号说明,PORT相当于器件的引脚,这一部分称为实体器件mux21的内部工作逻辑描述,即为实

2、体描述的器件功能结构,称为结构体例:锁存器设计LATCHDQENALIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYLatchISPORT(D:INSTD_LOGIC;ENA:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDlatch;ARCHITCTUREoneOFlatchISSIGNALsig_save:STD_LOGIC;BEGINPROCESS(D,ENA)BEGINIFENA=‘1’THENsig_save<=D;ENDIF;Q<=sig_save;ENDPROCESS;ENDone

3、;锁存器的实体,定义了此器件的输入输出引脚及其信号属性定义信号进程语句结构,描述逻辑的时序方式结构体例:全加器设计1位半加器1位全加器H_ADDERacobsoH_ADDERacobsoH_ADDERacobsoF_ADDERaincoutbinsumcinainbinainacbu1u2u3sumcoutdefLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYor2ISPORT(A,B:INSTD_LOGIC;c:OUTSTD_LOGIC);ENDor2;ARCHITECTUREfulOFor2ISBEGI

4、Nc<=aORb;ENDfu1;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYh_adderISPORT(a,b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDh_adder;ARCHITECTUREfh1OFh_adderISBEGINso<=aAND(aNANDb);co<=NOT(aNANDb);ENDfh1;LIBRARYIEEE;USEIEEE.STD_LOGIC-1164.ALL;ENTITYf_adderISPORT(ain,bin,cin:INSTD_LOGIC;c

5、out,sum:OUTSTD_LOGIC);ENDf_adder;ARCHITECTUREfd1OFf_adderISBEGINCOMPONENTh_adderPORT(a,b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTor2PORT(a,b:INSTD_LOGIC;c:OUTSTD_LOGIC);ENDCOMPONENT;SIGNALd,e,f:STD_LOGIC;BEGINu1:h_adderPORTMAP(ain,bin,d,e);u2:h_adderPORTMAP(e,b,f

6、,sum);u3:or2PORTMAP(d,f,cout);ENDfd1;元件调用声明元件连接第2章VHDL语言程序的基本结构实体构造体配置包集合库VHDL语言程序的基本结构2.1VHDL语言设计的基本单元及其构成基本单元门微处理器系统基本单元构成实体说明:规定了设计单元的输入输出接口信号或引脚。构造体:定义了设计单元的具体构造和操作(行为)。基本单元构成ENTITY名称IS接口信号说明END名称;ARCHITECTURE构造名OF实体名IS功能描述END构造名;d0d1d2q&≥&d0qd2d1一个基本设计单元的构成二选一电路--实体说明ENTI

7、TYmux2ISGENERIC(m:TIME:=1ns);PORT(d0,d1,sel:INBIT;q:OUTBIT);ENDmux2;--构造体ARCHITECTUREconnectOFmux2ISSIGNALtmp:BIT;实体:外部特性描述一个基本设计单元的构成(续)二选一电路BEGIN;PROCESS(d0,d1,sel);VARIABLEtmp1,tmp2,tmp3:BIT;BEGIN;tmp1=d0ANDsel;tmp2=d1AND(NOTsel);tmp3=tmp1ORtmp2;tmp<=tmp3;q<=tmpAFTERm;ENDPR

8、OCESS;ENDconnect;构造体:内部特性描述,即功能描述基本单元构成ENTITY名称IS接口信号说明END名称;

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。