应用VHDL设计数字系统

应用VHDL设计数字系统

ID:40427998

大小:1.74 MB

页数:76页

时间:2019-08-02

应用VHDL设计数字系统_第1页
应用VHDL设计数字系统_第2页
应用VHDL设计数字系统_第3页
应用VHDL设计数字系统_第4页
应用VHDL设计数字系统_第5页
资源描述:

《应用VHDL设计数字系统》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA技术及其应用第4章应用VHDL设计数字系统4.1多路选择器的VHDL描述4.1.1多路选择器的VHDL描述图4-1mux21a实体图4-2mux21a结构体4.1多路选择器的VHDL描述4.1.1多路选择器的VHDL描述【例4-1】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.1多路选择器的VH

2、DL描述【例4-2】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.1多路选择器的VHDL描述【例4-3】ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneO

3、Fmux21aISBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.1多路选择器的VHDL描述图4-3mux21a功能时序波形4.1多路选择器的VHDL描述4.1.2语句结构和语法说明1.实体表达【例4-4】ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDENTITYe_name;4.1多路选择器

4、的VHDL描述4.1.2语句结构和语法说明2.实体名3.端口语句和端口信号名4.端口模式5.数据类型4.1多路选择器的VHDL描述6.结构体表达【例4-5】ARCHITECTUREarch_nameOFe_nameIS[说明语句]BEGIN(功能描述语句)ENDARCHITECTUREarch_name;4.1多路选择器的VHDL描述7.赋值符号和数据比较符号IFaTHEN...--注意,a的数据类型必须是booleanIF(s1='0')AND(s2='1')OR(c

5、.WHEN_ELSE条件信号赋值语句赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE...表达式;z<=aWHENp1='1'ELSEbWHENp2='1'ELSEc;4.1多路选择器的VHDL描述11.进程语句和顺序语句12.文件取名和存盘4.2寄存器描述的VHDL程序4.2.1D触发器的描述图4-4D触发器4.2寄存器描述的VHDL程序【例4-6】LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:O

6、UTSTD_LOGIC);END;ARCHITECTUREbhvOFDFF1ISSIGNALQ1:STD_LOGIC;--类似于在芯片内部定义一个数据的暂存节点BEGINPROCESS(CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;ENDPROCESS;Q<=Q1;--将内部的暂存数据向端口输出(双横线--是注释符号)ENDbhv;4.2寄存器描述的VHDL程序4.2.2VHDL描述的语言现象说明1.标准逻辑位数据类型STD_LOGICBIT数据类型定义:TYPEBITIS('0','1');--只

7、有两种取值STD_LOGIC数据类型定义:TYPESTD_LOGICIS('U','X','0','1','Z','W','L','H','-');4.2寄存器描述的VHDL程序4.2.2VHDL描述的语言现象说明2.设计库和标准程序包LIBRARYWORK;LIBRARYSTD;USESTD.STANDARD.ALL;LIBRARY<设计库名>;USE<设计库名>.<程序包名>.ALL;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;4.2寄存器描述的VHDL程序4.2.2VHDL描述的语言现象说明3.信号定义和数据对

8、象4.上升沿检测表式和信号属性函数EVENT5.不完整条件语句与时序电路4.2寄存器描述的VHDL程序4.2

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。