数字系统设计与VHDL7 VHDL设计进阶.ppt

《数字系统设计与VHDL7 VHDL设计进阶.ppt》由会员上传分享，免费在线阅读，更多相关内容在PPT专区-天天文库。

1、第7章VHDL设计进阶7.1行为描述7.2数据流描述7.3结构描述7.4三态逻辑设计7.5RAM存储器设计7.6分频器设计7.7数字跑表7.8音乐演奏电路主要内容VHDL允许设计者用三种方式来对逻辑电路描述和建模行为（Behavioural）描述；数据流（DataFlow）描述或寄存器传输级（RTL）描述；结构（Structural）描述。所谓行为描述，就是对设计实体的数学模型的描述，其抽象程度远高于结构描述方式。行为描述类似于高级编程语言，当描述一个设计实体的行为时，无须知道具体电路的结构，只需要描述清楚输入与输出信号的行为，

2、而无须花费精力关注设计结构的具体实现。7.1行为描述【例7.1】行为描述方式实现的1位全加器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYfull_addaISPORT(a,b,cin:INSTD_LOGIC;cout,sum:OUTSTD_LOGIC);ENDfull_adda;ARCHITECTUREbehavOFfull_addaISSIGNALtemp:STD_LOGIC_VECTOR(1DOWNTO0);BEGIN

3、temp<=('0'&a)+b+cin;sum<=temp(0);cout<=temp(1);ENDbehav;【例7.2】行为描述方式实现的2选1数据选择器ENTITYmux21aISPORT(a,b,sel:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREbehavOFmux21aISBEGINPROCESS(a,b,sel)BEGINIFsel='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREbehav;采用行为描述方式时应注

4、意下面几点用行为描述方式设计电路，可以降低设计难度。行为描述只需表示输入与输出之间的关系，不需要包含任何结构方面的信息。设计者只需写出源程序，而电路的实现由EDA软件自动完成，实现电路的优化程度，往往取决于综合软件的技术水平和器件的支持能力。在电路的规模较大或者需要描述复杂的逻辑关系时，应首先考虑用行为描述方式进行设计，如果设计的结果不能满足资源占有率的要求，则应改变描述方式。7.2数据流描述【例7.4】数据流描述的1位全加器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYfull_ad

5、dbISPORT(a,b,cin:INSTD_LOGIC;sum,cout:OUTSTD_LOGIC);ENDfull_addb;ARCHITECTUREdataflowOFfull_addbISBEGINsum<=aXORbXORcin;cout<=(aANDb)OR(bANDcin)OR(aANDcin);ENDdataflow;【例7.5】数据流描述的2选1数据选择器ENTITYmux21cISPORT(a,b,sel:INBIT;y:OUTBIT);ENDENTITYmux21c;ARCHITECTUREdataflow

6、OFmux21cISSIGNALa1,a2:BIT;BEGINa1<=aAND(NOTSel);a2<=bANDsel;y<=a1ORa2;ENDARCHITECTUREdataflow;7.3结构描述所谓结构描述方式，就是指在设计中，通过调用库中的元件或是已设计好的模块来完成设计实体功能的描述。在结构体中，描述只表示元件（或模块）和元件（或模块）之间的互连，就像网表一样。当调用库中不存在的元件时，则必须首先进行元件的创建，然后将其放在工作库中，这样才可以调用。【例7.6】半加器的VHDL描述LIBRARYIEEE;USEIEE

7、E.STD_LOGIC_1164.ALL;ENTITYhalf_addISPORT(a,b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDENTITYhalf_add;ARCHITECTUREoneOFhalf_addisBEGINso<=aXORb;co<=aANDb;ENDARCHITECTUREone;【例7.7】或门逻辑描述LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYor2hISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);

8、ENDENTITYor2h;ARCHITECTUREoneOFor2hISBEGINy<=aORb;ENDARCHITECTUREone;【例7.8】结构描述的1位二进制全加器顶层设计LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;